[实用新型]一种功率器件芯片

说明书

本实用新型公开了一种功率器件芯片，包括：N型衬底；N型外延层，形成于N型衬底厚度方向一表面上；沟槽，形成于N型外延层内；P型体区，形成于N型外延层内并与沟槽两侧邻接；N+型源区，形成于P型体区内并与沟槽两侧邻接；沟槽内侧壁形成有氮氧化硅层，沟槽底部形成有厚氧化硅层，氮氧化硅层外形成有氧化硅层，厚氧化硅层上形成有半绝缘多晶硅层，半绝缘多晶硅层上填充有多晶硅，多晶硅填满沟槽；本实用新型的功率器件芯片在底部厚氧化层上制作半绝缘氧化硅作为过渡缓冲层，降低了应力，进一步提高了器件可靠性，制成器件的性能和可靠性都大幅提高。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种功率器件芯片。

背景技术

沟槽型垂直双扩散场效应晶体管(VDMOS)在制作时，需要在沟槽内通过热氧化形成二氧化硅绝缘层，然后填充导电多晶硅形成栅极，在应用过程中随着应用环境电压越来越高，沟槽底部的氧化层需要承受很高的电压，而目前制造过程中，通过干法和湿法刻蚀过程中现有都无法避免对沟槽内壁和底部造成损伤，形成损伤层，造成沟槽底部形成的氧化层通常质量不好，耐压能力差，极大的限制了沟槽结构在高压功率器件中的应用。

实用新型内容

有鉴于此，本实用新型提供了一种高可靠性功率器件芯片。

本实用新型采用的技术手段如下：

第一导电类型的衬底；

形成在所述衬底上表面的第一导电类型的外延层，所述外延层上形成有沟槽；

所述沟槽内侧壁形成有氮氧化硅层，所述沟槽底部以及所述氮氧化硅层外均形成有氧化硅层，所述沟槽底部的氧化层的厚度大于所述氮氧化硅层外的氧化硅层，所述沟槽底部的氧化硅层上形成有半绝缘多晶硅层，所述半绝缘多晶硅层上用多晶硅填满所述沟槽；

体区，形成于所述外延层内并与所述沟槽两侧邻接；

源区，形成于所述体区内并与所述沟槽两侧邻接；

介质层，形成于所述多晶硅上，并覆盖部分所述源区及所述体区；

第一金属层，形成于所述体区、部分所述源区及所述介质层上；

第二金属层，形成于所述衬底的下表面。

本实用新型提供的一种功率器件芯片，在沟槽侧并采用氮氧化硅作为栅介质材料，降低了沟道漏电，提升了器件可靠性，而沟槽的底部采用厚氧化层，提升了沟槽底部耐压能力，在沟槽内填充的多晶硅材料和底部厚氧化层之间使用半绝缘氧化硅作为过渡缓冲层，降低了应力，提高了器件可靠性。

附图说明

图1为本实用新型的功率器件芯片的剖面结构示意图；

图2至图10为本实用新型实施例中所提供的功率器件芯片的制造方法各个步骤的示意图。

具体实施方式

以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。

本实施例提供一种功率器件芯片，其包括：

第一导电类型的衬底1；

形成在所述衬底1上表面的第一导电类型的外延层2，所述外延层上形成有沟槽；

沟槽内侧壁形成有氮氧化硅层5，沟槽底部以及氮氧化硅层5外均形成有氧化硅层6，沟槽底部的氧化层的厚度大于氮氧化硅层5外的氧化硅层6，沟槽底部的氧化硅层6上形成有半绝缘多晶硅层7，半绝缘多晶硅层7上用多晶硅8填满沟槽；

体区3，形成于外延层2内并与沟槽两侧邻接；

源区4，形成于体区3内并与沟槽两侧邻接；