[实用新型]基于FPGA的便携式电磁超声信号数字处理接收装置

权利要求书

1.一种基于FPGA的便携式电磁超声信号数字处理接收装置，其特征在于该装置由模数转换电路、FPGA、采样按键、SDRAM存储器、存储按键和显示屏组成，模数转换电路作为装置的模拟信号接收端，接收电磁超声信号，模数转换电路的输出端与FPGA连接，所述FPGA的输入端分别连接采样按键和存储按键，FPGA的输出端分别与显示屏和SDRAM存储器连接，FPGA处理后数据经存储按键存储于SDRAM存储器；

所述FPGA包括主芯片，主芯片内部集成数据缓存器、逻辑阵列和嵌入式乘法器、多个IO端口、时钟；

上述FPGA、显示屏、采集按键、存储按键、SDRAM存储器、模数转换电路均封装在一个外壳内。

2.根据权利要求1所述的基于FPGA的便携式电磁超声信号数字处理接收装置，其特征在于，所述模数转换电路为单路输入，共有三个模拟输入范围，所述模数转换电路模拟输入范围为-2.048V～+2.048V、-1.024V～+1.024V或-0.512V～+0.512V。

3.根据权利要求1所述的基于FPGA的便携式电磁超声信号数字处理接收装置，其特征在于，所述显示屏外形尺寸为120mm*75mm*8mm，所述FPGA外形尺寸150mm*110mm*20mm。

4.根据权利要求1所述的基于FPGA的便携式电磁超声信号数字处理接收装置，其特征在于，FPGA的主芯片型号为EP4CE6E22C8N，SDRAM存储器的型号为W9812G6KH-6，显示屏的型号为群创XC05004001Q。

5.根据权利要求1所述的基于FPGA的便携式电磁超声信号数字处理接收装置，其特征在于，所述的模数转换电路包括滤波电容C1、滤波电容C2、滤波电容C3、滤波电容C4、滤波电容C5、滤波电容C6、滤波电容C7、接地电阻R1、接地电阻R2、限流电阻R3、限流电阻R4、抗干扰电阻R5、抗干扰电阻R6、抗干扰电阻R7、抗干扰电阻R8、抗干扰电阻R9、抗干扰电阻R10、抗干扰电阻R11、抗干扰电阻R12、抗干扰电阻R13、抗干扰电阻R14、抗干扰电阻R15、抗干扰电阻R16、抗干扰电阻R17、选择开关JP1、选择开关JP2、选择开关JP3、选择开关JP4、选择开关JP5、选择开关JP6、选择开关JP7和集成芯片LTC1420；

具体电路组成是：输入信号由BNC接线端子P1或/和接线端子P2接入，接线端子P1另一端接地，接线端子P1与接地电阻R1的一端和限流电阻R3的一端连接，接地电阻R1的另一端接地，限流电阻R3的另一端与滤波电容C1的一端和集成芯片LTC1420的+A_IN脚连接；接线端子P2一端与接地电阻R2的一端、限流电阻R4的一端和选择开关JP7的一端连接，限流电阻R4的另一端与滤波电容C1的另一端和集成芯片LTC1420的-A_IN脚连接；选择开关JP7的另一端接地，且与滤波电容C2的一端连接；选择开关JP7的第三端与滤波电容C2的另一端和集成芯片LTC1420的V_CM脚连接，集成芯片LTC1420的SENSE脚与选择开关JP1的一端、选择开关JP2的一端、选择开关JP3的一端均连接；集成芯片LTC1420的V_REF脚与选择开关JP3的另一端、滤波电容C3的另一端连接；集成芯片LTC1420的GND脚接地，滤波电容C3的一端接地，滤波电容C4的一端接地，集成芯片LTC1420的V_DD脚与滤波电容C4的另一端、选择开关JP2的另一端和+5V供电端连接；

集成芯片LTC1420的另一个V_DD脚与滤波电容C5的一端和+5V供电端连接，集成芯片LTC1420的V_SS脚与滤波电容C6的一端和-5V供电端连接，滤波电容C5的另一端接地，滤波电容C6的另一端接地；集成芯片LTC1420的CLK脚连接到2×8双排针J1的J1-14脚，集成芯片LTC1420的OF脚连接到双排针J1的J1-13脚；集成芯片LTC1420的GAIN脚与选择开关JP4的一端、选择开关JP5的一端和选择开关JP6的一端连接，选择开关JP4的另一端与双排针J1的J1-15脚连接，选择开关JP5的另一端接地，选择开关JP6的另一端与+5V供电端连接；集成芯片LTC1420的OV_DD脚与+5V供电端和滤波电容C7的一端连接，集成芯片LTC1420的OGND脚接地，滤波电容C7的另一端接地；集成芯片LTC1420的数字输出端D0、D1、D2、D3、D4、D5、D6、D7、D8、D9、D10、D11分别与抗干扰电阻R5、抗干扰电阻R6、抗干扰电阻R7、抗干扰电阻R8、抗干扰电阻R9、抗干扰电阻R10、抗干扰电阻R11、抗干扰电阻R12、抗干扰电阻R13、抗干扰电阻R14、抗干扰电阻R15、抗干扰电阻R16、抗干扰电阻R17的一端连接，抗干扰电阻R5、抗干扰电阻R6、抗干扰电阻R7、抗干扰电阻R8、抗干扰电阻R9、抗干扰电阻R10、抗干扰电阻R11、抗干扰电阻R12、抗干扰电阻R13、抗干扰电阻R14、抗干扰电阻R15、抗干扰电阻R16、抗干扰电阻R17的另一端分别与双排针J1的J1-1、J1-2、J1-3、J1-4、J1-5、J1-6、J1-7、J1-8、J1-9、J1-10、J1-11、J1-12脚连接。