[实用新型]集成放大器芯片的多芯片堆叠式集成封装模块结构有效
申请号: | 201821289532.1 | 申请日: | 2018-08-10 |
公开(公告)号: | CN208923117U | 公开(公告)日: | 2019-05-31 |
发明(设计)人: | 付伟 | 申请(专利权)人: | 付伟 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L23/057;H01L21/50 |
代理公司: | 苏州威世朋知识产权代理事务所(普通合伙) 32235 | 代理人: | 沈晓敏 |
地址: | 215123 江苏省苏州市工业园*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 封装基板 腔室 本实用新型 多芯片堆叠 集成放大器 滤波器芯片 第三电极 互连结构 集成封装 模块结构 电极 放大器 滤波器 滤波器及放大器 放大器芯片 基板利用率 第二电极 第二腔室 第一电极 第一腔室 封装模块 高度集成 基板空间 间隔分布 上下分布 芯片封装 轻薄 多芯片 导通 内嵌 同侧 占用 | ||
1.一种集成放大器芯片的多芯片堆叠式集成封装模块结构,其特征在于,包括:
封装基板,具有相对设置的基板上表面及基板下表面,且所述封装基板具有间隔分布的第一腔室、第二腔室及第三腔室,所述基板下表面的一侧具有若干外部引脚,所述封装基板具有若干通孔;
第一滤波器芯片,位于所述第一腔室,所述第一滤波器芯片具有相对设置的第一上表面及第一下表面,所述第一上表面与所述基板上表面位于同侧,且所述第一上表面具有若干第一电极;
第二滤波器芯片,位于所述第二腔室,所述第二滤波器芯片具有相对设置的第二上表面及第二下表面,所述第二上表面与所述基板上表面位于同侧,且所述第二上表面具有若干第二电极;
放大器芯片,位于所述第三腔室,所述放大器芯片具有相对设置的第三上表面及第三下表面,所述第三上表面与所述基板上表面位于同侧,且所述第三下表面具有若干第三电极;
RF开关芯片,设置于所述封装基板的上方,所述RF开关芯片具有相对设置的第四上表面及第四下表面,所述第四下表面与所述基板上表面面对面设置,且所述第四下表面具有若干第四电极;
若干互连结构,用于导通若干第一电极、若干第二电极、若干第三电极及若干第四电极,所述互连结构通过所述通孔而导通若干第一电极、若干第二电极、若干第三电极、若干第四电极及若干外部引脚。
2.根据权利要求1所述的多芯片堆叠式集成封装模块结构,其特征在于,所述互连结构包括第一金属柱、第二金属柱、焊锡及电镀层结构,所述第一金属柱连接于所述第四电极的下方,所述第二金属柱连接于所述第三电极的下方,所述电镀层结构导通所述第一电极、所述第二电极,且所述电镀层结构通过所述通孔延伸至所述封装基板的下方而导通所述第二金属柱及所述外部引脚,所述焊锡用于导通所述第一金属柱及所述电镀层结构。
3.根据权利要求2所述的多芯片堆叠式集成封装模块结构,其特征在于,所述电镀层结构包括相互导通的中间布线层及下重布线层,所述下重布线层位于所述封装基板的下方并导通所述外部引脚,所述中间布线层包括相连的位于所述基板上表面的第一电镀层、位于所述通孔内壁的第二电镀层及位于所述基板下表面下方的第三电镀层,所述第一电镀层导通所述第一电极、所述第二电极及所述焊锡,所述第三电镀层连接所述第二金属柱及所述下重布线层。
4.根据权利要求3所述的多芯片堆叠式集成封装模块结构,其特征在于,所述多芯片堆叠式集成封装模块结构包括第一绝缘层及第二绝缘层,所述第一绝缘层位于所述第三电镀层及基板下表面、第一下表面、第二下表面、第三下表面下方,且所述第一绝缘层填充所述通孔,所述下重布线层经过所述第一绝缘层上的孔洞导通所述第三电镀层并往所述第一绝缘层的下表面方向延伸,且所述外部引脚连接所述下重布线层,所述第二绝缘层包覆所述第一绝缘层及所述下重布线层,且所述第二绝缘层暴露所述外部引脚。
5.根据权利要求3所述的多芯片堆叠式集成封装模块结构,其特征在于,所述多芯片堆叠式集成封装模块结构包括第三绝缘层及第四绝缘层,所述第三绝缘层位于所述基板上表面、第一上表面、第二上表面、第三上表面的上方,所述第一电镀层经过所述第三绝缘层上的孔洞导通所述第一电极及所述第二电极,所述第四绝缘层连接所述第三绝缘层及所述第四下表面,所述第四绝缘层具有暴露出所述第一电镀层并容纳焊锡的开槽。
6.根据权利要求5所述的多芯片堆叠式集成封装模块结构,其特征在于,所述第三绝缘层及所述第四绝缘层配合形成围堰,所述多芯片堆叠式集成封装模块结构包括位于所述第四下表面的第五绝缘层,所述围堰与所述第五绝缘层的下表面及所述第一上表面配合而围设形成第一空腔,且所述围堰与所述第五绝缘层的下表面及所述第二上表面配合而围设形成第二空腔。
7.根据权利要求6所述的多芯片堆叠式集成封装模块结构,其特征在于,所述围堰包括位于所述若干第一电极内侧且形成所述第一空腔外轮廓的第一围堰、位于若干第一电极外侧的第二围堰、位于若干第二电极内侧且形成所述第二空腔外轮廓的第三围堰及位于若干第二电极外侧的第四围堰,且所述围堰的外侧缘与所述基板外侧缘齐平。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于付伟,未经付伟许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201821289532.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:晶圆测试结构
- 下一篇:一种立体封装SIP模块
- 同类专利
- 专利分类