[实用新型]静电放电自保护电路

权利要求书

1.一种静电放电自保护电路，包括集成功率管单元，集成功率管单元包括功率管NM1，功率管NM1为N沟道MOS管，由若干个单位MOS管并联构成，功率管NM1的漏极引出作为集成功率管单元的漏极引脚，功率管NM1的源极引出作为集成功率管单元的接地引脚GND，其特征在于：还包括辅助触发电路，

所述辅助触发电路，连接在功率管NM1的漏极与栅极之间，当功率管的漏极引脚发生ESD事件时，辅助触发电路辅助触发功率管NM1的导通，用以通过复用功率管NM1本身的导通通路作为静电放电的主泄放路径。

2.根据权利要求1所述的静电放电自保护电路，其特征在于：所述辅助触发电路(102)，由MOS管NM2和晶体管B1组成，MOS管NM2为N沟道MOS管，晶体管B1为NPN型晶体管，其具体连接关系是，MOS管NM2的栅极接地，MOS管NM2的漏极与功率管NM1的漏极相连，MOS管NM2的源极与晶体管B1的集电极和基极相连，晶体管B1的发射极与功率管NM1的栅极相连。

3.根据权利要求1所述的静电放电自保护电路，其特征在于：所述辅助触发电路，由三极管B2和电阻R1组成，三极管B2为NPN型晶体管，其具体连接关系是，三极管B2的集电极与功率管NM1的漏极相连，三极管B2的发射极与功率管NM1的栅极相连；三极管B2的基极与电阻R1的一端连接，电阻R1的另一端接功率管NM1的源极。

4.根据权利要求1所述的静电放电自保护电路，其特征在于：所述辅助触发电路，由MOS管PM1、二极管Z3、晶体管B3和电阻R1组成，MOS管PM1为P沟道MOS管；二极管Z3为齐纳二极管；晶体管B3为NPN型晶体管，晶体管B3由若干个单位晶体管串联构成；其具体连接关系是，MOS管PM1的源极与功率管的漏极相连，MOS管PM1的栅极与芯片电源电压引脚VDD相连，MOS管PM1的漏极与二极管Z3的阴极连接，二极管Z3的阳极与晶体管B3的集电极和基极接一起，晶体管B3的发射极与功率管NM1的栅极相连。

5.根据权利要求4所述的静电放电自保护电路，其特征在于：所述芯片电源电压引脚VDD设有钳位电路，钳位电路由电阻R2、二极管Z4和MOS管NM3组成，二极管Z4为齐纳二极管，MOS管NM3为N沟道MOS管，其具体连接关系是，电阻R2一端接芯片电源电压引脚VDD，电阻R2另一端与二极管Z4的阴极连接，二极管Z4的阳极连接至MOS管NM3的栅极和漏极，MOS管NM3的源极接地，当功率管的漏极引脚发生ESD事件时，芯片电源电压引脚VDD处于悬空状态，钳位电路使得PM1处于导通状态，来使能辅助触发电路的工作。

6.一种静电放电自保护电路，包括集成功率管单元，集成功率管单元包括功率管NM1，功率管NM1为N沟道MOS管，由若干个单位MOS管并联构成，功率管NM1的漏极引出作为集成功率管单元的漏极引脚，功率管NM1的源极引出作为集成功率管单元的接地引脚GND，其特征在于：还包括辅助触发电路，

所述辅助触发电路(102)，由MOS管NM2和晶体管B1组成，MOS管NM2为N沟道MOS管，晶体管B1为NPN型晶体管，其具体连接关系是，MOS管NM2的栅极接地，MOS管NM2的漏极与功率管NM1的漏极相连，MOS管NM2的源极与晶体管B1的集电极和基极相连，晶体管B1的发射极与功率管NM1的栅极相连。

7.一种静电放电自保护电路，包括集成功率管单元，集成功率管单元包括功率管NM1，功率管NM1为N沟道MOS管，由若干个单位MOS管并联构成，功率管NM1的漏极引出作为集成功率管单元的漏极引脚，功率管NM1的源极引出作为集成功率管单元的接地引脚GND，其特征在于：还包括辅助触发电路，

所述辅助触发电路，由三极管B2和电阻R1组成，三极管B2为NPN型晶体管，其具体连接关系是，三极管B2的集电极与功率管NM1的漏极相连，三极管B2的发射极与功率管NM1的栅极相连；三极管B2的基极与电阻R1的一端连接，电阻R1的另一端接功率管NM1的源极。