[实用新型]半导体掩膜层结构有效

申请号：	201821283216.3	申请日：	2018-08-09
公开（公告）号：	CN208589409U	公开（公告）日：	2019-03-08
发明（设计）人：	吴晗	申请（专利权）人：	长鑫存储技术有限公司
主分类号：	H01L21/027	分类号：	H01L21/027
代理公司：	北京润平知识产权代理有限公司 11283	代理人：	肖冰滨;刘兵
地址：	230601 安徽省合肥市***	国省代码：	安徽;34
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	孔洞图形掩膜层半导体掩膜层结构半导体集成电路多边形区域纵向观察中心处边角垂直申请
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本申请涉及半导体集成电路领域，公开一种半导体掩膜层结构，包括：掩膜层，所述掩膜层具有孔洞图形，所述孔洞图形包括第一孔洞图形阵列和第二孔洞图形阵列，所述第一孔洞图形阵列包括多个重复单元区，每个重复单元区被定义为从垂直于所述掩膜层的表面的纵向观察由三个或三个以上第一孔洞图形为边角点围成的多边形区域，所述第二孔洞图形阵列包括位于所述重复单元区的中心处的第二孔洞图形。

技术领域

本申请涉及半导体集成电路领域，具体地，涉及一种半导体掩膜层结构。

背景技术

在现代电子仪器中，集成电路正在不断降低尺寸。为了降低特征尺寸，形成集成电路的组件的特征尺寸也在不断降低。降低特征尺寸的技术可以包括间距倍增技术。

目前常用的间距倍增的方法是用在行间距上，在修饰过后的光阻剂上沉积一层牺牲层，经过牺牲层刻蚀、去除光阻剂、衬底层的刻蚀，最后达到间距倍增的效果。但是现有的间距倍增方法仅限于应用到行间距，并不适用于其他方面。

实用新型内容

为了实现上述目的，本申请的实施方式提供一种半导体掩膜层结构，包括：掩膜层，所述掩膜层具有孔洞图形，所述孔洞图形包括第一孔洞图形阵列和第二孔洞图形阵列，所述第一孔洞图形阵列包括多个重复单元区，每个重复单元区被定义为从垂直于所述掩膜层的表面的纵向观察由三个或三个以上第一孔洞图形为边角点围成的多边形区域，所述第二孔洞图形阵列包括位于所述重复单元区的中心处的第二孔洞图形。

可选地，所述重复单元区由其中三个相邻近的所述第一孔洞图形作为边角点围成的三角形。

可选地，所述重复单元区由其中四个相邻近的所述第一孔洞图形作为边角点围成的矩形。

可选地，所述重复单元区由其中六个所述第一孔洞图形作为边角点围成的六边形，所述六个所述第一孔洞图形对应于由两次曝光分别形成的凸点图形。

可选地，所述重复单元区由其中九个所述第一孔洞图形作为边角点围成的三角形，所述九个所述第一孔洞图形对应于由三次曝光分别形成的凸点图形。

通过上述技术方案，可以形成所需的间距倍增的孔洞阵列，其可以应用到DRAM阵列中，可以增大电容的密度，提高DRAM性能。

本申请的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：

图1A示例性示出了根据本申请实施方式的用于形成图形的方法中对光刻胶层曝光和显影后得到的结构的俯视图；

图1B示例性示出了沿图1A的切割线的剖视图；

图2A示例性示出了根据本申请实施方式的用于形成图形的方法中沉积自对准间隔层后得到的结构的俯视图；

图2B示例性示出了沿图2A的切割线的剖视图；