[实用新型]低正向导通压降的肖特基半导体器件有效
申请号: | 201821082891.X | 申请日: | 2018-07-09 |
公开(公告)号: | CN209249466U | 公开(公告)日: | 2019-08-13 |
发明(设计)人: | 黄彦智;陆佳顺;杨洁雯 | 申请(专利权)人: | 苏州硅能半导体科技股份有限公司 |
主分类号: | H01L29/872 | 分类号: | H01L29/872;H01L29/06 |
代理公司: | 苏州创元专利商标事务所有限公司 32103 | 代理人: | 马明渡;王健 |
地址: | 215126 江苏省苏州市工业园*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 正向导通压降 半导体器件 单晶硅外延 肖特基 硅片 本实用新型 上金属层 下金属层 外延层 二氧化硅氧化层 单晶硅 导电多晶硅 硅片正面 提升器件 掺杂区 轻掺杂 上表面 重掺杂 包覆 侧壁 衬底 四壁 嵌入 开口 通电 | ||
1.一种低正向导通压降的肖特基半导体器件,该低正向导通压降的肖特基半导体器件的有源区由若干个肖特基势垒单胞(1)并联构成;在截面上,每个肖特基势垒单胞(1)包括硅片(2),位于所述硅片(2)背面的下金属层(3),位于所述硅片(2)正面的上金属层(4),所述硅片(2)下部与所述下金属层(3)连接的N类型重掺杂的单晶硅衬底(5),所述硅片(2)上部与上金属层(4)连接的N类型轻掺杂的单晶硅外延层(6),位于所述单晶硅外延层(6)上部并开口于所述单晶硅外延层(6)上表面的沟槽(7);
其特征在于:所述沟槽(7)四壁均具有第一二氧化硅氧化层(8),一导电多晶硅体(9)嵌入所述沟槽(7)内,所述沟槽(7)的侧壁且位于所述单晶硅外延层(6)内具有P型掺杂区(11);所述沟槽(7)的底部包覆有位于所述单晶硅外延层(6)内的P型中掺杂区(12)。
2.根据权利要求1所述的低正向导通压降的肖特基半导体器件,其特征在于:所述P型中掺杂区(12)和P型掺杂区(11)的掺杂浓度比为100:30~50。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州硅能半导体科技股份有限公司,未经苏州硅能半导体科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201821082891.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:沟槽结构肖特基器件
- 下一篇:应用于电池片微片缝串焊组件的焊带结构
- 同类专利
- 专利分类