[实用新型]晶体管结构

说明书

本实用新型实施例公开了一种晶体管结构，包括：衬底，定义有源极区和漏极区；栅极氧化层，覆盖源极区和漏极区部分上表面及源极区和漏极区之间外露的衬底，栅极氧化层的厚度为大于等于2纳米小于等于5纳米；晶体管栅极，设置于栅极氧化层上且对准于衬底在源极区和漏极区之间外露的上表面，包括多晶导电结构、金属导电层，介电保护层；多晶导电结构包括：第一栅极导电硅层，形成在栅极氧化层之上且位于源极区和漏极区之间的间隔之上的位置处；第二栅极导电硅层，第一栅极导电硅层和栅极第二导电硅层导通；栅极的第一隔离氧化层，设置在第一栅极导电硅层和第二栅极导电硅层之间，栅极的第一隔离氧化层的厚度范围为大于0.01纳米小于1纳米。

技术领域

本实用新型涉及半导体集成电路制造技术领域，特别涉及一种晶体管结构。

背景技术

在半导体集成电路的制备工艺中，金属-氧化物-半导体(metal-oxide-semiconductor，简称MOS)场效应晶体管的栅极经过沉积过程及后续高温退火过程后容易生长出N型硅晶粒的尺寸较大。栅极N型多晶硅晶粒尺寸较大，会导致多晶硅表面粗糙度很高，多晶硅侧面的不均匀造成晶体管有效栅极长度可控性降低，小尺寸下有效栅极长度任何微小的变动都会直接影响到MOS场效应晶体管性能。

因此，如何减小MOS场效应晶体管的栅极的N型硅晶粒的尺寸，是本领域技术人员急需要解决的技术问题。

在背景技术中公开的上述信息仅用于加强对本实用新型的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

实用新型内容

有鉴于此，本实用新型实施例提供了一种晶体管结构，以至少解决背景技术中存在的技术问题。

本实用新型实施例的技术方案是这样实现的，根据本实用新型的实施例，提供了一种晶体管结构，包括：

衬底，所述衬底中定义有间隔设置的源极区和漏极区；

栅极氧化层，覆盖所述源极区的部分上表面、所述漏极区的部分上表面及所述源极区和所述漏极区之间外露的所述衬底的上表面，所述栅极氧化层的厚度范围为大于等于2纳米小于等于5纳米；以及

晶体管栅极，设置于所述栅极氧化层上且对准于所述衬底在所述源极区和所述漏极区之间外露的上表面，所述晶体管栅极包括贴附于所述栅极氧化层的多晶导电结构、设置于所述多晶导电结构上的金属导电层，以及覆盖所述金属导电层的介电保护层；

其中，所述多晶导电结构包括：第一栅极导电硅层，形成在所述栅极氧化层之上且位于所述源极区和所述漏极区之间的间隔之上的位置处；第二栅极导电硅层，设置在所述第一栅极导电硅层上，且所述第一栅极导电硅层和所述栅极第二导电硅层导通；栅极的第一隔离氧化层，设置在所述第一栅极导电硅层和所述第二栅极导电硅层之间，以隔离所述第一栅极导电硅层和所述第二栅极导电硅层，所述栅极的第一隔离氧化层的厚度范围为大于0.01纳米小于1纳米。

本实用新型实施例由于采用以上技术方案，其具有以下优点：晶体管栅极通过栅极的第一隔离氧化层将分别位于栅极的第一隔离氧化层下方的第一栅极导电硅层和上方的第二栅极导电硅层隔开，这样，由于栅极的第一隔离氧化层的存在，在制备第一栅极导电硅层和第二栅极导电硅层必须的高温退火过程中，第一栅极导电硅层和下方的第二栅极导电硅层在厚度方向受到限制，第一栅极导电硅层和第二栅极导电硅层的晶粒尺寸受到限制，使得第一栅极导电硅层和第二栅极导电硅层的晶粒尺寸较小。这样，本实施例的晶体管结构的第一栅极导电硅层和第二栅极导电硅层的晶粒的较小，第一栅极导电硅层和第二栅极导电硅层表面粗糙度较小，这样可以更精准的控制MOS场效应晶体管器件有效栅极的长度，增强器件的稳定性和一致性。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本实用新型进一步的方面、实施方式和特征将会是容易明白的。

附图说明