[实用新型]三维存储器

说明书

本实用新型涉及一种三维存储器，包括核心区和字线连接区，所述字线连接区包括衬底和位于所述衬底上的堆叠层，所述堆叠层包括交替堆叠的导电层和介质层，所述堆叠层中具有多个接触部，所述多个接触部的每个接触部分别与各自预定深度的导电层接触，其中每个接触部贯穿对应的导电层之上的一个或多个导电层和/或介质层，且每个接触部的侧壁和被所述每个接触部贯穿的导电层之间具有绝缘层。

技术领域

本实用新型主要涉及半导体器件，尤其涉及一种三维存储器。

背景技术

为了克服二维存储器的限制，业界已经研发了具有三维(3D)结构的存储器，通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器中，存储阵列可包括核心(core)区和阶梯(stair step,SS)区。阶梯区用来供存储阵列各层中的控制栅引出接触部，作为字线连接区。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。

在3D NAND闪存的制作过程中，在阶梯区的各级阶梯结构上刻蚀形成接触孔，然后填充接触部，从而引出控制栅的电信号。在实际生产过程中，接触孔恰好落在阶梯结构并不容易实现。刻蚀不全(Underetch)或刻蚀穿通(Punch Through)是普遍发生的缺陷。

另一方面，阶梯区的形成过程中，保持各个阶梯结构的特征尺寸的一致性，以及接触部与阶梯结构的对准也非常关键。接触部偏离对应的阶梯结构也是普遍发生的缺陷。

实用新型内容

本实用新型提供一种三维存储器，可以克服字线连接区的刻蚀缺陷和接触部对准等问题。

本实用新型为解决上述技术问题而采用的技术方案是一种三维存储器，包括核心区和字线连接区，所述字线连接区包括衬底和位于所述衬底上的堆叠层，所述堆叠层包括交替堆叠的导电层和介质层，所述堆叠层中具有多个接触部，所述多个接触部的每个接触部分别与各自预定深度的导电层接触，其中每个接触部贯穿对应的导电层之上的一个或多个导电层和/或介质层，且每个接触部的侧壁和被所述每个接触部贯穿的导电层之间具有绝缘层。

在本实用新型的一实施例中，所述堆叠层的上表面是平整的。

在本实用新型的一实施例中，每个所述导电层和每个所述介质层在所述字线连接区的沿字线方向连续地延伸。

在本实用新型的一实施例中，所述衬底中具有第一掺杂类型的深阱。

在本实用新型的一实施例中，所述堆叠层中具有栅极隔槽，所述栅极隔槽内设有绝缘层和位于所述绝缘层内的阵列共源极。

在本实用新型的一实施例中，所述多个接触部与所述导电层一体成型。

在本实用新型的一实施例中，所述导电层和所述接触部的材料为金属或金属氧化物。

在本实用新型的一实施例中，所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅或氧化铝。

在本实用新型的一实施例中，所述介质层的材料为氧化硅、未掺杂多晶硅、非晶硅或非晶碳。

在本实用新型的一实施例中，所述三维存储器为电荷俘获型三维NAND存储器。

本实用新型由于采用以上技术方案，不再形成阶梯结构，因此不存在阶梯结构与接触部对准的问题，避免了接触部偏离对应的阶梯结构导致的缺陷。进一步，形成接触孔的过程可以通过选择性刻蚀堆叠层中的材料层，容易控制接触孔的深度，避免了刻蚀穿通的问题。另外，由于接触部之间的距离可以更近，因此本实用新型的三维存储器及其制作方法的字线连接区在字线方向的尺寸可以更小。

附图说明

为让本实用新型的上述目的、特征和优点能更明显易懂，以下结合附图对本实用新型的具体实施方式作详细说明，其中：