[实用新型]高电子迁移率晶体管

说明书

本公开涉及高电子迁移率晶体管。HEMT包括缓冲层、缓冲层上的空穴供应层、空穴供应层上的异质结构、以及源极电极。空穴供应层由P型掺杂半导体材料制成，缓冲层掺杂有碳，并且源极电极与空穴供应层直接电接触，使得空穴供应层可以被偏置以促进空穴从空穴供应层到缓冲层的传输。本公开的实施例使得能够在不降低击穿阈值以及在应力之前不增加通态电阻的值的情况下，消除应力对通态电阻的影响。

技术领域

本公开涉及高电子迁移率场效应晶体管(HEMT)。具体地，本公开涉及在断态期间具有高应力顺应性的HEMT晶体管。

背景技术

基于在异质结处(即具有不同带隙的半导体材料之间的界面处)形成高迁移率二维电子气(2DEG)层的高电子迁移率场效应晶体管(HEMT)是已知的。例如，基于氮化铝镓(AlGaN)层和氮化镓(GaN)层之间的异质结的HEMT晶体管是已知的。

基于AlGaN/GaN异质结的HEMT晶体管提供了各种优点，使得它们特别适合并被广泛用于一系列不同的应用中。例如，HEMT晶体管的高击穿阈值被高性能功率开关使用；导电沟道中电子的高迁移率使得构建高频放大器成为可能。此外，2DEG中的高浓度电子可以实现低通态电阻(R_ON)。

由于氮化镓衬底的高成本，基于AlGaN/GaN异质结的HEMT晶体管通常通过在硅衬底上生长GaN和AlGaN层来制造。因此，以这种方式构建的HEMT晶体管是平面的，即具有在平行于衬底的平面上排列的源极电极、栅极电极和漏极电极。

当用于功率应用时，取决于电源电压，在HEMT晶体管的断态条件下，源极电极和漏极电极之间的电位降V_{DS_OFF}可能达到几百伏。因此，HEMT晶体管中的故障机制是由于在断态条件下在栅极电极和漏极电极之间的区域中形成高电场并因此导致击穿而引起的。因此，HEMT晶体管的击穿阈值是HEMT晶体管的重要品质因数。

HEMT晶体管的另一个重要品质因数是通态电阻R_ON，其应该被最小化以节省功耗。

此外，已知的HEMT晶体管中的已知问题涉及由于在断态下的高电压V_{DS_OFF}引起的应力而导致的通态电阻R_ON的增加。所述R_ON的可逆增加可归因于一系列因素，包括HEMT晶体管的缓冲层中的陷阱状态内的发射/捕获现象。在已知的HEMT晶体管中，缓冲层根据陷阱状态的量发射空穴，继续在其内部形成负电荷层。该负电荷层导致2DEG的部分清空，从而增加通态电阻R_ON。

用于单独优化HEMT晶体管的上述品质因数的一系列不同解决方案是已知的。然而，优化一个品质因数通常会对一个或多个其他品质因数有负面影响。

例如，HEMT晶体管的击穿阈值可以通过增加HEMT晶体管的栅极电极和漏极电极之间的距离来增加，由此降低用于相同电源电压的电场。然而，这种解决方案也会导致通态电阻R_ON的不希望的增加。

另一种已知的解决方案被公开在Tanaka,K.等人的“Suppression of currentcollapse by hole injection from drain in a normally off GaN based hybriddrain embedded gate injection transistor”,Appl.Phys.Lett.,107,163502(2015)。所述文献涉及HEMT晶体管，其中P型掺杂氮化镓(p GaN)层通过在氮化铝镓的阻挡层上生长来形成，并且其被连接到漏极电极。该晶体管具有增加的R_ON，是由于断态下的应力基本可以忽略不计(V_{DS_OFF}＝800V)。尽管如此，无论应力如何，R_ON的增加在静态条件下仍可被观察到。

因此，提供一种对于击穿阈值没有负面影响的、防止R_ON由于HEMT晶体管中的断态下的应力而增加的方法是特别重要的。