[实用新型]集成电路电容器及半导体器件有效
| 申请号： | 201820849679.5 | 申请日： | 2018-05-30 |
| 公开（公告）号： | CN208284473U | 公开（公告）日： | 2018-12-25 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64;H01L27/108 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 电容介电层 介电层 集成电路电容器 电极板 结晶态 半导体器件 电容器 本实用新型 掺杂元素 电容特性 晶态结构 电容 多层 掺杂 优化 | ||
1.一种集成电路电容器，其特征在于，包括：第一电极板、位于所述第一电极板上的电容介电层以及位于所述电容介电层上的第二电极板，其中，所述电容介电层包括多层结晶态第一介电层，且所述第一介电层中掺杂有至少一种掺杂元素，以促使所述第一介电层的结晶态呈四方晶态结构。
2.如权利要求1所述的集成电路电容器，其特征在于，所述电容介电层还包括多层第二介电层，所述第二介电层与所述第一介电层交错层叠设置。
3.如权利要求2所述的集成电路电容器，其特征在于，所述第一介电层包括氧化锆层或氧化铪层；所述掺杂元素的原子半径小于锆或铪的原子半径；所述第二介电层包括氧化铝层。
4.如权利要求1所述的集成电路电容器，其特征在于，所述掺杂元素包括锗或/和硅。
5.如权利要求4所述的集成电路电容器，其特征在于，所述掺杂元素的含量介于3at.％～9.3at.％之间。
6.如权利要求4所述的集成电路电容器，其特征在于，所述掺杂元素的含量介于4.1at.％～6.2at.％之间。
7.如权利要求1所述的集成电路电容器，其特征在于，所述电容介电层还包括附着层，所述附着层位于所述第一电极板与所述第一介电层之间。
8.如权利要求1所述的集成电路电容器，其特征在于，所述电容介电层的总厚度介于4nm～10nm之间。
9.一种半导体器件，其特征在于，包括：
一基板，以及位于所述基板上的集成电路电容器；
所述集成电路电容器包括第一电极板、位于所述第一电极板上的电容介电层以及位于所述电容介电层上的第二电极板，其中，所述电容介电层包括多层结晶态第一介电层，且所述第一介电层中掺杂有至少一种掺杂元素，以促使所述第一介电层的结晶态呈四方晶态结构。
10.如权利要求9所述的半导体器件，其特征在于，所述掺杂元素包括锗或/和硅。
11.如权利要求9所述的半导体器件，其特征在于，所述第一电极板具有柱形体外形，所述电容介电层和所述第二电极板依次形成于所述第一电极板的内外表面。
12.如权利要求9所述的半导体器件，其特征在于，所述第一电极板具有U形筒型，所述电容介电层和所述第二电极板依次形成于所述第一电极板的内外表面。
13.如权利要求11或12所述的半导体器件，其特征在于，所述集成电路电容器还包括多晶硅层、钨层以及氧化硅层，所述多晶硅层形成于所述第二电极板上，并填充所述第一电极板之间的间隙，所述钨层与所述氧化硅层依次位于所述多晶硅层上。
14.如权利要求13所述的半导体器件，其特征在于，所述多晶硅层内在所述第一电极板之间的间隙内形成有气隙室。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201820849679.5/1.html，转载请声明来源钻瓜专利网。
