[实用新型]一种基于FPGA的高速信号发生器

权利要求书

1.一种基于FPGA的高速信号发生器，包括人机交互模块、FPGA信号产生模块、D/A转换模块、滤波整形模块和电源模块，其特征在于：

人机交互模块：用于向FPGA信号产生模块输入所需产生的信号频率、波形等指令；

FPGA信号产生模块：根据接收到的指令产生相应的数字信号，并将所产生的数字信号传输至D/A转换模块；

D/A转换模块：包括两个并行的数据锁存器U1和U2，所述两个数据锁存器U1和U2同时接收来自FPGA信号产生模块的数字信号，并将数字信号转换为模拟信号传输至滤波整形模块；

滤波整形模块：用于对D/A转换模块输出的模拟信号进行整形滤波，滤除杂波和干扰，补偿频带损耗和幅度损失，使最终输出高质量的信号；

电源模块：用于为人机交互模块、FPGA信号产生模块、D/A转换模块和滤波整形模块提供所需工作电压。

2.根据权利要求1所述的一种基于FPGA的高速信号发生器，其特征在于：所述FPGA信号产生模块包括信号选择电路、幅度/相位转换电路和信号发生电路，所述信号选择电路根据人机交互模块输入的指令，选择所需生成的信号波形及频率，并将选择传输至幅度/相位转换电路；

所述幅度/信号转换电路根据信号选择电路的输出进行查找表操作，输出需要生成的信号数据至信号发生电路；

所述信号发生电路根据接收到的来自幅度/信号转换电路的信号数据生成所需信号，并送入D/A转换模块。

3.根据权利要求1或2所述的一种基于FPGA的高速信号发生器，其特征在于：所述D/A转换模块还包括运算放大器A1，所述D/A转换模块的具体电路连接为：

数据锁存器U1和U2连接有音频IC U3，音频IC U3的2～3脚和5～18脚分别与数据锁存器U1和U2的输出脚对应连接，音频IC U3的1脚连接有电阻R1，电阻R1的另一端连接有电位器RP1的一固定端，电位器RP1的另一固定端连接有电阻R2，电位器RP1的滑动端连接音频ICU3的27脚，电阻R2的另一端与音频IC U3的28脚连接；

音频IC U3的28脚连接电源-VCC，音频IC U3的26脚连接电源+VCC，并且音频IC U3的28脚连接有电解电容C4，电解电容C4的另一端接地并与音频IC U3的22脚连接，音频IC U3的26脚连接有电解电容C3，电解电容C3的另一端接地并与音频IC U3的26脚连接；

音频IC U3的21脚、23脚和25脚短接，音频IC U3的19脚和20脚连接，并且连接有电阻R3，电阻R3的另一端连接运算放大器A1的同相输入端，运算放大器A1的同相输入端还连接有电容C1，运算放大器A1的反相输入端分别连接有电阻R4、电阻R5和电容C2，电阻R4的另一端接地，电阻R5的另一端连接有电位器RP2的一固定端，电位器RP2的另一固定端与运算放大器A1的输出端连接，电容C2的另一端分别与电位器RP2的移动端和运算放大器A1的输出端连接。

4.根据权利要求1所述的一种基于FPGA的高速信号发生器，其特征在于：所述高速信号发生器还包括系统时钟模块，所述系统时钟模块采用外接40MHz晶体振荡器的时钟脉冲。

5.根据权利要求1所述的一种基于FPGA的高速信号发生器，其特征在于：所述人机交互模块包括键盘和显示屏，所述键盘用于向FPGA信号产生模块输入指令，所述显示屏用于显示所输指令。

6.根据权利要求1或2所述的一种基于FPGA的高速信号发生器，其特征在于：所述滤波整形模块包括电压比较器A2和A3，所述滤波整形模块的具体连接为：

D/A转换模块的信号输出端连接有电阻R6，电阻R6的另一端分别连接有电容C5和电阻R7，电阻R7的另一端与电压比较器A2的同相输入端连接，电容C5的另一端与电压比较器A2的反相输入端连接，电压比较器A2的同相输入端还连接有电容C6，电容C6的另一端地；

电压比较器A2的输出端与电压比较器A3的反相输入端连接，电压比较器A3的同相输入端分别连接有电阻R8和R9，电阻R8的另一端连接到电源电压VCC12V上，电阻R9的另一端接地，电压比较器A3的输出端分别连接有电阻R10和电阻R11，电阻R10的另一端连接到电源电压VCC12V上，电阻R11的另一端连接有电阻R12，电阻R12的另一端接地。