[实用新型]一种控制器的供电装置及控制器

说明书

本实用新型提供了一种控制器的供电装置及控制器，其中，供电装置包括输入端口、第一供电输出端口和第二供电输出端口，第一供电输出端口所在的第一供电支路上串设有第一降压器，第二供电输出端口所在的第二供电支路上串设有第二降压器，第一供电输出端口使能连接第二供电支路。第一供电支路启动后向控制器输出相应大小的第一电压，使控制器依靠第一电压先工作一端时间，然后第一供电支路使能唤醒第二供电支路，第二供电支路向控制器输出相应大小的第二电压，满足了控制器对上电顺序的要求，避免了出现控制器程序无法下载或控制器芯片烧毁的现象，提高了控制器的工作效率。

技术领域

本实用新型属于安全供电技术领域，特别涉及一种控制器的供电装置及控制器。

背景技术

控制器在上电配置过程中，需要配置较大的峰值电流，以FPGA来说，若几片FPGA采用统一电源供电，而几片FPGA在相同的时间内进行上电配置，则需要单片FPGA配置数倍的电流，若供电电源输出的电流或者电压不足，则存在部分或者全部FPGA配置失败，常采用的解决办法是使用大功率的供电电源，而配置成功后所需要的功耗较小，资源浪费严重。为了解决上述问题，公开号为“CN107967041A”，名称为“一种多FPGA的上电配置控制方法”的中国专利提出了一种解决上述缺陷的方案，该方案通过将各片FPGA加载时间错开，降低DC/DC输出总电流的大小，实现了多FPGA上电的合理配置，但是该专利的方案未考虑FPGA的供电安全问题，由于FPGA内部结构比较复杂，管脚类型比较多，因此，在FPGA的电路设计中，FPGA芯片对供电电源的上电顺序有着一定的要求，否则会出现程序无法正常下载或芯片烧毁的情况，切FPGA芯片一般都比较昂贵，一旦损坏将损失较高的成本；在FPGA初次焊接完成时，常会因为出现器件不合格或者焊接短路的现象，如果采用外部供电电源直接继续为FPGA控制器供电，将会造成FPGA烧毁或损坏。

实用新型内容

本实用新型的目的在于提供一种控制器的供电装置及控制器，用于解决现有技术中未考虑控制器的供电顺序造成控制器损坏的问题。

为实现上述目的，本实用新型提供了一种控制器的供电装置，供电装置包括输入端口、第一供电输出端口和第二供电输出端口，所述第一供电输出端口和第二供电输出端口均用于与控制器供电连接，所述第一供电输出端口所在的第一供电支路上串设有第一降压器，所述第一降压器的一端与所述输入端口连接，所述第一降压器的另一端与所述第一供电输出端口连接，所述第二供电输出端口所在的第二供电支路上串设有第二降压器，所述第二降压器的一端与所述输入端口连接，所述第二降压器的另一端与所述第二供电输出端口连接，所述第一供电输出端口使能连接所述第二供电支路。

为了满足能够把电压稳定在一定的范围，所述第一降压器为带有第一稳压模块的降压器，所述第二降压器为带有第二稳压模块的降压器。

为了解决当控制器的器件损坏或发生短路，使控制器芯片或电路板烧毁或损坏，所述第一供电支路上串设有第一保护模块，所述第二供电支路上串设有第二保护模块。

为了去除供电电压里的谐波，所述第一供电支路上还串设有第一LC滤波电路，所述第二供电支路上还串设有第二LC滤波电路。

进一步地，所述第一保护模块为第一保险丝，所述第二保护模块为第二保险丝。

为了满足控制器不同模块的电压需求，所述供电装置还包括与所述输入端口连接的第三供电支路，第三供电支路的第三供电输出端口用于与控制器连接，所述第三供电支路上依次串设有第三降压器及第三LC滤波电路，所述第三降压器的一端与所述输入端口连接，且第三降压器与所述输入端口连接的一端还用于与控制器连接。

为了满足控制器不同模块的电压需求，所述供电装置还包括与所述输入端口连接的第四供电支路，所述第四供电支路的第四供电输出端口用于与控制器连接，所述第四供电支路上依次串设有第四降压器、第四滤波电路及第四保险丝。