[实用新型]一种具有高的低频电源抑制比低压线性稳压源

说明书

本实用新型公开了一种具有高的低频电源抑制比低压线性稳压源，包括一个参考电压单元、一个误差放大器、一个PMOS、两个电阻和一个电容，还包括由三个PMOS管、两个电流源和一个电阻构成的低频电源抑制比提高电路。由于低频电源抑制比提高电路的加入，提高了低压线性稳压源的低频电源抑制比，方案简单实用。

技术领域

本实用新型属于集成电路领域，涉及一种具有高的低频电源抑制比低压线性稳压源。

背景技术

在集成电路中，低压线性稳压源是一个非常重要的模块，被用来给芯片内部的电路供电，因此其性能直接影响到整个芯片的性能，而电源电源抑制比是低压线性稳压源一个非常重要的性能指标，其直接影响到输出电压是否稳定，因此如何提高低压线性稳压源的低频电源抑制比，一直是一个非常重要的研究领域。

实用新型内容

本实用新型的目的在于提供一种具有高的低频电源抑制比低压线性稳压源，能够提高低压线性稳压源的低频电源抑制比。

为了解决上述问题，本实用新型提供一种具有高的低频电源抑制比低压线性稳压源，其包括一个参考电压单元、一个误差放大器、一个PMOS、两个电阻和一个电容；

所述误差放大器有正输入端，负输入端和输出端，参考电压单元与误差放大器的负输入端相连接，误差放大器的输出端与第四PMOS管的栅极连接于A点，第四PMOS管的源极与电源电压相连接，第四PMOS管的漏极、第一电阻的一端和第一电容的一端连接于输出端vout，第一电阻的另一端、第二电阻的一端与误差放大器的正输入端相连接，第二电阻的另一端与第一电容的另一端与地相连接；

还包括由三个PMOS管、两个电流源和一个电阻构成的低频电源抑制比提高电路，所述第一PMOS管的源极、第二电流源的一端与电源电压相连接，第二电流源的另一端、第三PMOS管的源极与A点相连接，第三PMOS管的漏极与第三电阻的一端相连接，第三电阻的另一端与地相连接，第三PMOS管的栅极、第二PMOS管的栅极、第二PMOS管的漏极和第一电流源的一端连接于B点,第一电流源的另一端与地端相连接，第二PMOS管的源极、第一PMOS管的漏极与第一PMOS管的栅极相连接。第一电流源和第二电流源提供的电流大小相等，且与电源电压无关。

本实用新型的有益效果是，加入低频电源抑制比提高电路，提高了低压线性稳压源的低频电源抑制比，方案简单可行。

附图说明

图1是本实用新型的电路原理图。

具体实施方式

下面结合附图和实施例对本实用新型进一步说明。以下实施例只是描述性的，不是限定性的，不能以此限定本实用新型的保护范围。

如图1所示，一种具有高的低频电源抑制比低压线性稳压源，其包括一个参考电压单元、一个误差放大器、一个PMOS、两个电阻和一个电容；

所述误差放大器有正输入端，负输入端和输出端，参考电压单元与误差放大器的负输入端相连接，误差放大器的输出端与第四PMOS管的栅极连接于A点，第四PMOS管的源极与电源电压相连接，第四PMOS管的漏极、第一电阻的一端和第一电容的一端连接于输出端vout，第一电阻的另一端、第二电阻的一端与误差放大器的正输入端相连接，第二电阻的另一端与第一电容的另一端与地相连接；

还包括由三个PMOS管、两个电流源和一个电阻构成的低频电源抑制比提高电路，所述第一PMOS管的源极、第二电流源的一端与电源电压相连接，第二电流源的另一端、第三PMOS管的源极与A点相连接，第三PMOS管的漏极与第三电阻的一端相连接，第三电阻的另一端与地相连接，第三PMOS管的栅极、第二PMOS管的栅极、第二PMOS管的漏极和第一电流源的一端连接于B点,第一电流源的另一端与地端相连接，第二PMOS管的源极、第一PMOS管的漏极与第一PMOS管的栅极相连接。