[实用新型]一种数码管显示驱动电路及电子表

权利要求书

1.一种数码管显示驱动电路，用于驱动数码管显示电路，其特征在于，所述数码管显示驱动电路包括晶振模块、时间基准模块、公共端输出模块、段码输出模块、四阶偏置模块、第一逻辑电路、第二逻辑电路；

所述晶振模块的时钟信号输出端与所述数码管显示电路的时钟信号输入端连接；

所述时间基准模块的基准频率信号输出端，与所述公共端输出模块的基准频率信号输入端、所述段码输出模块的基准频率信号输入端、所述第一逻辑电路的基准频率信号输入端和所述第二逻辑电路的基准频率信号输入端连接；

所述四阶偏置模块的电压输入端与外部电源连接，所述四阶偏置模块的第一电压输出端，与所述第一逻辑电路的电压输入端连接，所述四阶偏置模块的第二电压输出端，与所述第二逻辑电路的电压输入端连接；

所述公共端输出模块的公共端信号输出端，与所述第一逻辑电路的公共端信号输入端连接；

所述第一逻辑电路的选通信号输出端与所述段码输出模块的选通信号输入端连接，所述第二逻辑电路的段码信号输出端与所述段码输出模块的段码信号输入端连接；

所述段码输出模块的输出端，与所述数码管显示电路的显示信号输入端连接。

2.如权利要求1所述的数码管显示驱动电路，其特征在于，所述四阶偏置模块包括第一分压电阻、第二分压电阻、第三分压电阻、第一运算放大器和第二运算放大器；

所述第一分压电阻的输入端、所述第三分压电阻的输出端、所述第一运算放大器的输出端和所述第二运算放大器的输出端构成所述四阶偏置模块的第一电压输出端，与所述第一逻辑电路连接；

第一分压电阻的输入端、第三分压电阻的输出端、所述第一运算放大器的输出端和所述第二运算放大器的输出端还构成所述四阶偏置模块的第二电压输出端，与所述第二逻辑电路连接；

所述第一分压电阻的输入端还构成所述四阶偏置模块的电压输入端，与外部电源连接；

所述第一分压电阻、第二分压电阻、第三分压电阻串联连接；

所述第一分压电阻输出端与所述第一运算放大器的正向输入端连接，所述第二分压电阻输出端与所述第二运算放大器的反向输入端连接；

所述第一运算放大器的反向输入端与所述第一运算放大器的输出端连接，所述第二运算放大器的反向输入端与所述第二运算放大器的输出端连接。

3.如权利要求1所述的数码管显示驱动电路，其特征在于，所述第一逻辑电路包括第一选通单元、第二选通单元和第三选通单元；

所述第一选通单元、第二选通单元和第三选通单元的输出端构成所述第一逻辑电路的选通信号输出端，与所述数码管显示电路连接；

所述第一选通单元、第二选通单元和第三选通单元串联连接。

4.如权利要求3所述的数码管显示驱动电路，其特征在于，所述第一逻辑电路还包括第一非门，所述第一非门与所述第一选通单元串联连接。

5.如权利要求1所述的数码管显示驱动电路，其特征在于，所述第二逻辑电路包括第一输出电路和第二输出电路；

所述第一输出电路和第二输出电路均包括二输入与非门、非门、第一传输门和第二传输门；

所述第一输出电路和第二输出电路的二输入与非门的第一输入端构成所述第二逻辑电路的基准频率信号输入端，与所述时间基准模块连接；

所述第一输出电路和第二输出电路中的第一传输门和第二传输门的源极端，以及二输入与非门的第二输入端构成所述第二逻辑电路的电压信号输入端，与所述四阶偏置模块连接；

所述第一输出电路和第二输出电路中的第一传输门和第二传输门的漏极端，构成所述第二逻辑电路的段码信号输出端，与所述段码输出模块连接；

所述第一输出电路和第二输出电路中的二输入与非门和非门串联连接，所述第一传输门的P管驱动端与所述第二传输门的N管驱动端连接；

所述第一输出电路的非门的输出端与所述第一传输门的P管驱动端连接，与所述第二传输门的N管驱动端连接；所述第一输出电路的非门的输入端与所述第一传输门的N管驱动端连接，与所述第二传输门的P管驱动端连接；

所述第二输出电路的非门的输出端与所述第一传输门的N管驱动端连接，与所述第二传输门的P管驱动端连接；所述第二输出电路的非门的输入端与所述第一传输门的P管驱动端连接，与所述第二传输门的N管驱动端连接。