[实用新型]一种DRAM控制器的抗干扰电路及芯片

权利要求书

1.一种DRAM控制器的抗干扰电路，其特征在于，包括：

用于生成DQS时间窗口信号的DQS时间窗口模块，其输入端与DRAM连接，并用于输入DRAM发出的DQS信号，输出端则用于输出DQS时间窗口信号；

DQS处理模块，其一个输入端与DRAM连接，并用于输入DQS信号，另一个输入端与所述DQS时间窗口模块连接，并用于输入所述DQS时间窗口模块生成的DQS时间窗口信号；

其中，所述DQS处理模块用于将所述DQS信号与所述DQS时间窗口信号进行时序对比及分析，并根据分析结果输出控制信号至命令发射模块和读数据采集模块，以控制所述命令发射模块向DRAM重发读命令或者控制所述读数据采集模块进行数据采集并传输至CPU。

2.根据权利要求1所述的电路，其特征在于，所述DQS时间窗口模块包括：

用于检测DQS边沿信号的DQS边沿检测子模块，其输入端用于接收DQS信号，输出端用于输出检测结果；

计数器，其输入端与所述DQS边沿检测子模块的输出端连接，用于对检测结果进行计数，并将计数值输入计数值处理子模块；

计数值处理子模块，其输入端连接所述计数器的输出端，输出端则连接至数据选择器的选择信号输入端，用于对所述计数器输入的计数值进行处理，并输出选择信号至所述数据选择器；

所述数据选择器，其选择信号输入端与所述计数值处理子模块连接，数据输入端与移位寄存器连接，输出端则作为DQS时间窗口模块的输出端，用于根据所述计数值处理子模块输出的所述选择信号，对应选择所述移位寄存器输出的寄存信号作为DQS时间窗口信号进行输出；

所述移位寄存器，其输入端与读状态产生器连接，用于将所述读状态产生器生成的读状态信号进行移位和寄存，并输出至所述数据选择器的数据输入端；

所述读状态产生器，用于生成读状态信号，并输出至所述移位寄存器。

3.根据权利要求2所述的电路，其特征在于，所述DQS边沿检测子模块为一个DQS边沿检测寄存器，其包括用于接收DQS信号的时钟端，用于接收窗口调整信号的复位端，用于接收高电平的数据端，用于输出检测结果的输出端。

4.根据权利要求2所述的电路，其特征在于，所述计数值处理子模块为一个中值处理电路，包括多个计数值寄存器和多个比较器，通过比较器对多个所述计数值寄存器中的计数值进行两两比较，输出中间值。

5.根据权利要求1所述的电路，其特征在于，所述DQS处理模块包括：

与门，其一个输入端与DRAM连接，用于接收DRAM发出的DQS信号，另一个输入端与所述DQS时间窗口模块的输出端连接，用于接收所述DQS时间窗口信号，输出端则连接至脉冲计数器，用于输出所述DQS信号和所述DQS时间窗口信号相与后的与信号；

脉冲计数器，其输入端连接所述与门的输出端，输出端则连接至脉冲比较器的一个输入端，所述脉冲计数器用于将输入的与信号进行脉冲计数，并将计数结果输出至脉冲比较器；

脉冲比较器，其一个输入端与所述脉冲计数器的输出端连接，另一个输入端用于接收突发数量的信号，输出端则作为DQS处理模块的输出端，所述脉冲比较器用于比较脉冲计数结果和突发数据，并根据比较结果输出控制信号至命令发射模块和读数据采集模块。

6.一种芯片，包括集成电路，其特征在于，所述集成电路为权利要求1至5中任意一项所述的DRAM控制器的抗干扰电路。