[实用新型]存储器装置及用于其的测试电路

说明书

本实用新型至少提供一种存储器装置，其中，地址锁存器可根据块选择使能信号输出块选择控制信号；测试模式选择单元可根据测试模式选择指令信号输出测试模式选择信号；块选择单元根据模式选择信号和块选择使能信号输出块选择信号；当根据块选择信号使能第一存储模块时，第一存储模块输出第一输入输出数据；当根据块选择信号使能第二存储模块时，第二存储模块输出第二输入输出数据；当存储器根据测试模式选择信号进入第一测试模式时，输出缓存器将部分输入输出端口置于禁用状态，并将第一输入输出数据和第二输入输出数据先后从未禁用的输入输出端口输出。本实用新型的存储器装置可以减少占用测试机台的输入输出端口。

技术领域

本实用新型涉及半导体存储器领域，尤其涉及一种存储器装置及用于存储器装置的测试电路。

背景技术

半导体存储器(Semi-Conductor Memory)是一种以半导体电路作为存储媒体的存储器，是由半导体集成电路组成。图1示出了一个16位存储器装置100的电路图，存储器装置100包括两个8位存储模块141和142，存储器装置100还包括指令逻辑单元170和地址锁存器110，指令逻辑单元170在外部信号OE、RAS/、CAS/和WE/的控制下输出内部控制信号，地址锁存器130锁存地址信号ADD[0：13]，并输出行地址信号ROW[0:13]和列地址信号COL[0:9]至存储模块141和142，存储模块141和142将行地址信号ROW[0:13]和列地址信号COL[0:9]译码并输出数据，输出缓存器151将存储模块141的数据缓存输出，输出缓存器152将存储模块142的数据缓存输出。

图2示出了现有技术中常用的存储器装置测试电路示意图，将多个被测存储器装置100(DUT′1、DUT′2、DUT′3、DUT′4、DUT′5、DUT′6……)与测试机台10连接，其中，第1个存储器装置DUT′1的OE端口、RAS/端口、CAS/端口和WE/端口都需要分别占用测试机台10的1个输入输出端口IO1[0:3]，并且地址端口A[0:13]需要占用测试机台10的14个输入输出端口IO1[4:17]，数据端口DQ[0:15]需要占用测试机台10的16个输入输出端口IO1[18:13]，每一个存储器装置100都需要类似的连接，当有6个存储器装置时，就需要占用测试机台10的201个输入输出端口，因此，现有技术的测试电路需要占用测试机台的多个IO端口，导致测试资源的浪费和测试成本的增加。

实用新型内容

本实用新型实施例提供一种存储器装置以及用于存储器装置的测试电路，以解决或缓解现有技术中的一项或更多项技术问题。

作为本实用新型实施例的一个方面，本实用新型实施例提供一种存储器装置，包括：

地址锁存器，具有地址信号输入端和块选择使能信号输入端，分别用于接收地址信号和块选择使能信号，所述地址锁存器输出地址控制信号和块选择控制信号；

测试模式选择单元，具有测试模式选择指令输入端，用于接收测试模式选择指令信号，所述测试模式选择单元根据所述测试模式选择指令信号输出测试模式选择信号；

块选择单元，连接于所述地址锁存器和所述测试模式选择单元，用于根据所述块选择控制信号和所述测试模式选择信号输出块选择信号；

第一存储模块，连接于所述块选择单元和所述地址锁存器，当根据所述块选择信号使能所述第一存储模块时，所述第一存储模块将所述地址控制信号译码并输出第一输入输出数据；

第二存储模块，连接于所述块选择单元和所述地址锁存器，当根据所述块选择信号使能所述第二存储模块时，所述第二存储模块将所述地址控制信号译码并输出第二输入输出数据；以及