[实用新型]一种超低功耗高精度交流电压过零点检测电路

权利要求书

1.一种超低功耗高精度交流电压过零点检测电路，其特征是，它包括：信号采样及调理单元、模拟锁相环单元、存储器寻址地址产生单元、EEPROM存储器单元和微处理器单元依次电连接。

2.根据权利要求1所述的一种超低功耗高精度交流电压过零点检测电路，其特征是，所述信号采样及调理单元包括：被测交流电源Ui的输入端与半波整形电路、浪涌保护电路、脉冲调理电路和光电耦合器隔离电路相连，所述的半波整形电路包括限流电阻R5、R6、电容C3和二极管D1、D2，二极管D1的阳极接模拟地，二极管D1的阴极与限流电阻R5的一端电连接，限流电阻R5的另一端连接被测交流电源Ui的输入端，电容C3用于输入电压相位角的前移；所述的浪涌保护电路包括二极管D3和电阻R7；所述的脉冲调理电路包括电容C4、二极管D4、三极管Q1、电阻R8、上拉电阻R9和光电耦合器U1，光电耦合器U1的发射极接数字地，光电耦合器U1的集电极通过上拉电阻R9与直流电源Vcc电连接，光电耦合器U1的集电极与模拟锁相环单元的输入端电连接。

3.根据权利要求1所述的一种超低功耗高精度交流电压过零点检测电路，其特征是，所述模拟锁相环单元包括：锁相环集成电路CD4046B、四D触发器集成电路CD40175B、双四位二进制计数器集成电路CD4520B和三3输入端与门集成电路CD4073B，所述信号采样及调理单元的光电耦合器U1的集电极与模拟锁相环单元的锁相环集成电路CD4046B的输入端VCC脚连接,电阻R1的一端与锁相环集成电路CD4046B的VCO_IN脚连接,另一端与锁相环集成电路CD4046B的PCO脚连接；电阻R2的一端与锁相环集成电路CD4046B的R1_VSS脚连接,电阻R2的另一端与锁相环集成电路CD4046B的VSS脚连接；电阻R3的一端与锁相环集成电路CD4046B的R2_VSS脚连接,电阻R3的另一端与锁相环集成电路CD4046B的VSS脚连接；电阻R4的一端与集成电路CD4073B的H脚连接,另一端与锁相环集成电路CD4073B的VCC脚连接；电容C1的一端与锁相环集成电路CD4046B的VCO_IN脚连接,电容C1的另一端与锁相环集成电路CD4046B的VSS脚连接；电容C2的一端与锁相环集成电路CD4046B的CIA脚连接,电容C2的另一端与锁相环集成电路CD4046B的CIB脚连接；锁相环集成电路CD4046B的COMP_IN脚与四D触发器集成电路CD40175B的Q1脚与四D触发器集成电路CD40175B的D1脚连接；四D触发器集成电路CD40175B的CLEAR脚与四D触发器集成电路CD40175B的VCC脚连接；四D触发器集成电路CD40175B的CLK脚与双四位二进制计数器集成电路CD4520B的Q4_B脚连接；三3输入端与门集成电路CD4073B的A脚与双四位二进制计数器集成电路CD4520B的Q3_A脚连接；三3输入端与门集成电路CD4073B的B脚与双四位二进制计数器集成电路CD4520B的Q2_A脚连接；三3输入端与门集成电路CD4073B的D脚与双四位二进制计数器集成电路CD4520B的Q1_B脚连接；三3输入端与门集成电路CD4073B的E脚与双四位二进制计数器集成电路CD4520B的Q3_B脚连接；三3输入端与门集成电路CD4073B的F脚与双四位二进制计数器集成电路CD4520B的EN_B脚与双四位二进制计数器集成电路CD4520B的Q4_A脚连接；三3输入端与门集成电路CD4073B的OUT_B脚与三3输入端与门集成电路CD4073B的C脚连接；三3输入端与门集成电路CD4073B的OUT_A脚与三3输入端与门集成电路CD4073B的I脚连接；三3输入端与门集成电路CD4073B的OUT_C脚与双四位二进制计数器集成电路CD4520B的RESET_B脚与双四位二进制计数器集成电路CD4520B的RESET_A脚连接；三3输入端与门集成电路CD4073B的G脚与双四位二进制计数器集成电路CD4520B的Q1_A脚连接；双四位二进制计数器集成电路CD4520B的EN_A脚与双四位二进制计数器集成电路CD4520B的VCC脚连接；锁相环集成电路CD4046B的VCO_OUT脚分别与双四位二进制计数器集成电路CD4520B的CLK_A脚、存储器寻址地址产生单元的12位二进制串行计数器集成电路CD4040B的CLK脚连接。