[实用新型]一种高速数据记录装置

说明书

一种高速数据记录装置。本实用新型涉及一种高速数据记录装置。长方形外壳体的正面设置一组USB插口，每个所述的USB插口的上端设置一个指示灯，所述的长方形外壳体的底端设置支撑板，所述的支撑板的内侧设置限位槽，所述的限位槽配合承重板使用，所述的承重板放置存储装置，所述的存储装置通过长方形外壳体的连接口与长方形外壳体内的电路板连接。本实用新型用于高速数据记录装置。

技术领域

本实用新型涉及一种高速数据记录装置。

背景技术

现代社会为信息社会，人们将许多数据、信息，电子化存储而数据量大时高速数据记录就先的尤为重要，但是现有的高速数据记录经常容易造成数据丢失。

发明内容

本实用新型的目的是提供一种高速数据记录装置，能够实现高度读写，海量存储，可靠的数据管理与保护等功能。

上述的目的通过以下的技术方案实现：

一种高速数据记录装置，长方形外壳体1的正面设置一组USB插口2，每个所述的USB插口2的上端设置一个指示灯3，所述的长方形外壳体1的底端设置支撑板4，所述的支撑板4的内侧设置限位槽5，所述的限位槽5配合承重板6使用，所述的承重板6放置存储装置，所述的存储装置通过长方形外壳体1的连接口与长方形外壳体1内的电路板连接。

所述的一种高速数据记录装置，所述的电路板连接高速数据接口，所述的高速数据接口的发送一号端将视频信号发送至电路板的隔离变压器Ⅰ，所述的高速数据接口将数的发送一号端将启动信号发送至光电隔离Ⅰ，所述的隔离变压器Ⅰ将视频信号传输至均衡器Ⅰ，所述的均衡器Ⅰ将视频信号传输至LVDS串并转模块Ⅰ，所述的LVDS串并转模块Ⅰ与FPGA控制器Ⅰ双向传输信号，所述的FPGA控制器Ⅰ与FlashAⅠ双向传输信号，所述的FPGA控制器Ⅰ与FlashBⅠ双向传输信号，所述的光电隔离Ⅰ传输启动信号到FPGA控制器Ⅰ；

所述的高速数据接口的发送二号端将视频信号发送至电路板的隔离变压器Ⅱ，所述的高速数据接口将数的发送二号端将启动信号发送至光电隔离Ⅱ，所述的隔离变压器Ⅱ将视频信号传输至均衡器Ⅱ，所述的均衡器Ⅱ将视频信号传输至LVDS串并转模块Ⅱ，所述的LVDS串并转模块Ⅱ与FPGA控制器Ⅱ双向传输信号，所述的FPGA控制器Ⅱ与FlashAⅡ双向传输信号，所述的FPGA控制器Ⅱ与FlashBⅡ双向传输信号，所述的光电隔离Ⅱ传输启动信号到FPGA控制器Ⅱ；

所述的高速数据接口的发送三号端将视频信号发送至电路板的隔离变压器Ⅲ，所述的高速数据接口将数的发送三号端将启动信号发送至光电隔离Ⅲ，所述的隔离变压器Ⅲ将视频信号传输至均衡器Ⅲ，所述的均衡器Ⅲ将视频信号传输至LVDS串并转模块Ⅲ，所述的LVDS串并转模块Ⅲ与FPGA控制器Ⅲ双向传输信号，所述的FPGA控制器Ⅲ与FlashAⅢ双向传输信号，所述的FPGA控制器Ⅲ与FlashBⅢ双向传输信号，所述的光电隔离Ⅲ传输启动信号到FPGA控制器Ⅲ；

所述的隔离变压器Ⅰ、光电隔离Ⅰ、隔离变压器Ⅱ、光电隔离Ⅱ、隔离变压器Ⅲ与光电隔离Ⅲ均为接口模块，所述的接口模块还包括高速上传与长线接口，所述的高速上传与长线接口与测试台之间通过高速上传接口与长线接口双向传输信号。

所述的一种高速数据记录装置，所述的电路板的高速读数信号接口电路包括电阻R3，所述的电阻R3连接二极管D3的一端、电容C3的一端与光电耦合器U3的1号端，所述的二极管D3的另一端、二极管D4的一端、电容C3的另一端、电容C10的一端、光电耦合器U3的2号端与光电耦合器U3的3号端连接地线，所述的二极管D4的另一端连接电容C10的另一端、光电耦合器U3的4号端与电阻R40，

所述的光电耦合器U3的8号端串联电容C9后接地，所述的光电耦合器U3的7号端连接R13后接工作电压3.3V，所述的光电耦合器U3的6号端连接R14后接工作电压3.3V，所述的光电耦合器U3的5号端接地。