[实用新型]移位寄存单元、栅极驱动电路和显示面板

权利要求书

1.一种移位寄存单元，其特征在于，包括移位寄存器；

所述移位寄存器包括：两个传输门电路和三个反相器；其中第一个传输门电路的输入端作为移位寄存单元的输入端；

第一个反相器的输入端和第一个传输门电路的输出端相连；

第二个反相器的输入端和第一个反相器的输出端相连；

第二个传输门电路的输入端和第二个反相器的输出端相连；

第三个反相器的输入端和第二个传输门电路的输出端相连；

第三个反相器的输出端与第二个反相器的输入端相连；

第二个反相器的输出端作为移位寄存单元的输出端；

两个所述传输门电路均与两个时钟信号端相连，用以在两个时钟信号端输入的时钟信号控制下一个打开另一个关闭。

2.根据权利要求1所述的移位寄存单元，其特征在于，还包括：整形电路；

所述整形电路的第一输入端和所述第二个反相器的输出端相连；

所述整形电路的第二输入端与时序控制端相连；

所述整形电路的输出端作为移位寄存单元的输出端；

所述整形电路用于在时序控制端输入的时序控制信号下调整第二个反相器输出的脉冲宽度。

3.根据权利要求2所述的移位寄存单元，其特征在于，还包括：缓冲过滤电路；

所述缓冲过滤电路的输入端与所述整形电路的输出端相连；

所述缓冲过滤电路的输出端作为移位寄存单元的输出端；

所述缓冲过滤电路用于缓冲且滤掉毛刺信号。

4.根据权利要求3所述的移位寄存单元，其特征在于，所述缓冲过滤电路包括两个串接的反相器。

5.根据权利要求1所述的移位寄存单元，其特征在于，所述传输门电路包括：P型晶体管和N型晶体管；

P型晶体管的控制端和N型晶体管的控制端与两个时钟信号端一一对应相连；

P型晶体管的第一极和N型晶体管的第一极相连，且作为传输门电路的输入端；

P型晶体管的第二极和N型晶体管的第二极相连，且作为传输门电路的输出端。

6.根据权利要求1或4所述的移位寄存单元，其特征在于，所述反相器包括：P型晶体管和N型晶体管；

P型晶体管的控制端和N型晶体管的控制端相连，作为反相器的输入端；

P型晶体管的第一极和N型晶体管的第一极相连，且作为反相器的输出端；

P型晶体管的第二极和N型晶体管的第二极与两个电平信号端一一对应相连。

7.根据权利要求2所述的移位寄存单元，其特征在于，所述整形电路为与门电路；

所述与门电路包括：三对P型晶体管和N型晶体管；

第一对P型晶体管和N型晶体管，二者的控制极相连，作为与门电路的第一输入端，二者的第一极与两个电平信号端一一对应相连；P型晶体管的第二极与第二对中的P型晶体管的第二极相连；N型晶体管的第二极与第二对中的N型晶体管的第一极相连；

第二对P型晶体管和N型晶体管，二者的控制极相连，作为与门电路的第二输入端；P型晶体管的第一极与一个电平信号端相连；二者的第二极相连；

第三对P型晶体管和N型晶体管，二者的控制极相连且与第二对中P型晶体管的第二极相连；二者的第二极相连，作为与门电路的输出端；二者的第一极与两个电平信号端一一对应相连。

8.一种栅极驱动电路，其特征在于，包括多个权利要求1-7任意一项所述的移位寄存单元，用于一一对应驱动多行像素；

上一行的所述移位寄存单元的第二个反相器的输出端与下一行的所述移位寄存单元的输入端相连。

9.一种显示面板，其特征在于，包括权利要求8所述的栅极驱动电路。

10.根据权利要求9所述的显示面板，其特征在于，还包括驱动芯片；

所述驱动芯片用于直接向所述栅极驱动电路中移位寄存单元的两个时钟信号端提供时钟信号。