[发明专利]一种像素驱动电路、显示装置及像素驱动电路的驱动方法

说明书

本发明实施例提供了一种像素驱动电路、像素驱动电路的驱动方法以及显示装置，解决了现有技术中数据信号写入不完全而导致驱动晶体管的栅极电压存在一定的误差的技术问题。本发明实施例提供的像素驱动电路中，当数据信号电压传输至数据存储模块时，通过采用了补偿模块以及第二驱动晶体管的栅漏短接，抬高了数据存储模块放电的起点电压。从而减少了数据存储模块放电的时间，从而减少了数据信号写入的时间，加速了数据信号写入的速度，降低了数据信号在写入时的衰减，从而降低了误差电压，进而降低了驱动电流的差异，进而降低了像素亮度不一致的概率。

技术领域

本发明涉及显示技术领域，具体涉及一种像素驱动电路、显示装置及像素驱动电路的驱动方法。

背景技术

当显示装置需要像素分辨率较高时，现有技术中的像素驱动电路在实际的工作过程中，每个像素在工作过程中数据信号的写入时间较短，从而造成数据信号写入不完全而导致驱动晶体管的栅极电压存在一定的误差，进而会使得驱动电流也存在一定的误差，使得每个像素发光亮度不一致。

发明内容

有鉴于此，本发明实施例提供了一种像素驱动电路、显示装置以及像素驱动电路的驱动方法，解决了现有技术中数据信号写入不完全而导致驱动晶体管的栅极电压存在一定的误差的技术问题。

为使本发明的目的、技术手段和优点更加清楚明白，以下结合附图对本发明作进一步详细说明。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

根据本发明的一个方面，本发明实施例提供了一种像素驱动电路，包括：

数据存储模块，配置为存储数据信号电压；发光驱动模块，包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的漏极与所述第二驱动晶体管的源极连接，所述第一驱动晶体管的栅极以及第二驱动晶体管的栅极分别与所述数据存储模块连接；当所述数据信号电压传输至所述数据存储模块时，所述第二驱动晶体管的漏极与所述第二驱动晶体管的栅极连接；以及，补偿模块，所述补偿模块用于补偿所述数据信号电压传输至所述数据存储模块时的电压损耗。在一实施例中，所述补偿模块包括：第一晶体管，所述第一晶体管的栅极与漏极连接，所述第一晶体管的栅极接收第一扫描控制信号，所述第一晶体管的源极分别与所述数据存储模块以及第二驱动晶体管的漏极连接。

在一实施例中，所述第二驱动晶体管的沟道宽度大于所述第一晶体管的沟道宽度；和/或，所述第二驱动晶体管的沟道长度小于所述第一晶体管的沟道长度。

在一实施例中，所述第二驱动晶体管的沟道宽度大于3um；和/或，所述第一晶体管的沟道长度大于3um。

在一实施例中，所述第一驱动晶体管的沟道与所述第二驱动晶体管的沟道连通。

在一实施例中，所述像素驱动电路还包括：数据存储控制模块，包括至少一个开关晶体管，所述数据存储控制模块接收第二扫描控制信号，所述数据存储控制模块根据所述第二扫描控制信号控制所述数据信号电压是否存入所述数据存储模块。

在一实施例中，所述数据存储控制模块包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的栅极以及所述第二开关晶体管的栅极均接收第二扫描控制信号；所述第一开关晶体管的源极与所述第二驱动晶体管的漏极连接，所述第一开关晶体管的漏极与所述数据存储模块连接；所述第二开关晶体管的源极接收所述数据信号电压，所述第一开关晶体管的漏极分别与所述第一驱动晶体管的漏极以及所述第二驱动晶体管的源极连接。

在一实施例中，所述数据存储模块包括至少一个电容。