[发明专利]一种像素单元、像素阵列及其液晶面板

权利要求书

1.一种像素单元，其特征在于，包括：

第一开关，第二开关和第三开关，所述第一开关、所述第二开关与同一条数据线和同一条扫描线电性连接，所述第三开关与所述第二开关并接，且所述第三开关与所述同一条扫描线电性连接；

主像素电极，与所述第一开关电性连接；

亚像素电极，与所述第二开关和所述第三开关电性连接；

耦合电极，与所述第二开关和所述第三开关电性连接；

所述第三开关还与共通线电性连接；

所述像素单元还包括：

第一电容电极，与所述主像素电极一起构成第一存储电容；

第二电容电极，与所述亚像素电极一起构成第二存储电容，

所述像素单元还包括：

主像素耦合电容，一端与所述主像素电极电性连接，另一端与其中一条共通线电性连接；

亚像素耦合电容，一端与所述亚像素电极电性连接，另一端与其中一条共通线电性连接；

所述耦合电极和所述耦合线构成耦合电容，所述耦合电极与所述第二开关和所述第三开关的连接节点电性连接，所述第二开关和所述第三开关还用于向所述耦合电容充电；

所述第二开关和所述第三开关并联分压的原理如下：

其中，V_Sub是亚像素电压，T_gate是gate关闭的时间点，I_data是data电流，C_total是像素总电容，I_Vcom是共通线电流，Δ_Vst-Sub是耦合线的电压差，C_x是耦合线st_sub与亚像素形成的耦合电容，Cst-Sub是共通线TFT-Vcom与亚像素形成的耦合电容，Clc-sub是亚像素的液晶电容；

表示第二开关b-TFT的充电电压；

表示第三开关c-TFT的充电电压；

表示耦合对亚像素电压差的影响。

2.一种像素阵列，其特征在于，包括

多条扫描线；

多条数据线，与所述多条扫描线交错，所述多条扫描线和所述多条数据线定义出多个像素区域；

多个如权利要求1所述的像素单元，分别配置于对应的所述多个像素区域中，任一个所述像素单元与其中一条扫描线以及其中一条数据线电性连接；

多条共通线，其中一条共通线与所述第三开关电性连接；

多条耦合线，其中一条耦合线与所述耦合电极构成耦合电容。

3.根据权利要求2所述的像素阵列，其特征在于，所述第一开关为第一薄膜晶体管，所述第一薄膜晶体管的栅极与其中一条扫描线电性连接，所述第一薄膜晶体管的源极与其中一条数据线电性连接，所述第一薄膜晶体管的漏极与所述主像素电极电性连接。

4.根据权利要求3所述的像素阵列，其特征在于，所述第二开关为第二薄膜晶体管，所述第二薄膜晶体管的栅极与其中一条扫描线电性连接，所述第二薄膜晶体管的源极与其中一条数据线电性连接，所述第二薄膜晶体管的漏极与所述第三开关及所述亚像素电极电性连接。

5.根据权利要求4所述的像素阵列，其特征在于，所述第三开关为第三薄膜晶体管，所述第三薄膜晶体管的栅极与其中一条扫描线电性连接，所述第三薄膜晶体管的源极与其中一条共通线电性连接，所述第三薄膜晶体管的漏极与所述第二薄膜晶体管的漏极和所述亚像素电极电性连接。

6.根据权利要求2所述的像素阵列，其特征在于，所述耦合线与耦合驱动器连接，所述耦合驱动器用于控制所述耦合电容的驱动时序。

7.一种液晶面板，其特征在于，包括如权利要求2-6任一项所述的像素阵列。