[发明专利]半导体器件及其制造方法

说明书

依据本发明的实施例揭露了一种半导体器件及其制造方法，包括半导体基体，覆盖半导体基体的上表面的第一金属层，以作为半导体器件的第一电极；覆盖半导体基体的下表面的第二金属层，以作为半导体器件的第二电极；以及位于所述半导体基体中的耗尽结构；所述耗尽结构不作为半导体器件的电极。半导体器件增加半导体基体的掺杂浓度以减小第一金属层和第二金属层之间正向导通时的压降；以及保证所述第二金属层和所述第一金属层间之间的反向耐压要求。

技术领域

本发明涉及半导体技术领域，更具体地涉及一种半导体器件及其制造方法。

背景技术

势垒二极管是利用金属与半导体接触形成的金属-半导体结原理制造而成的。传统的势垒二极管通常由低掺杂浓度的N-外延生长层顶面沉积上金属层形成势垒接触，构成势垒二极管的阳极；底面与下金属层形成欧姆接触，构成势垒二极管的阴极。金属与N型单晶硅的功函数差形成势垒，该势垒的高低决定了势垒二极管的特性，较低的势垒可以减小正向导通开启电压，但是会使反向漏电流增大，反向阻断电压降低；反之，较高的势垒会增大正向导通开启电压，同时使反向漏电减小，反向阻断能力增强。但是与PN结二极管相比，势垒二极管还是存在反向漏电流偏大，反向阻断电压低的问题。

发明内容

有鉴于此，依据本发明实施例，提供了一种半导体器件及其制造方法，通过引入一纵向的耗尽结构使得半导体器件在降低的正向导通电压同时，不牺牲反向击穿电压的性能。

根据本发明实施例的第一方面，提供一种半导体器件，包括：半导体基体；覆盖所述半导体基体的上表面的第一金属层，以作为所述半导体器件的第一电极；覆盖所述半导体基体的下表面的第二金属层，以作为所述半导体器件的第二电极；位于所述半导体基体中的耗尽结构；所述耗尽结构不作为所述半导体器件的电极；增加所述半导体基体的掺杂浓度以减小所述第一金属层和所述第二金属层之间正向导通时的压降；以及当在所述第二金属层和所述第一金属层之间施加反向电压时，通过所述耗尽结构辅助耗尽所述半导体基体，以保证所述第二电极和所述第一电极间之间的反向耐压要求。

优选地，设置所述耗尽结构的浓度和/或形状使其为一不均匀的结构。

优选地，所述耗尽结构由导电材料组成。

优选地，所述耗尽结构与所述第一金属层接触。

优选地，所述耗尽结构由所述第一金属层和所述半导体基体的交界面延伸至所述半导体基体的内部，并截止至所述半导体基体的内部。

优选地，所述耗尽结构被配置为沟槽结构，包括：位于所述沟槽结构的底部和内侧壁表面上的绝缘层；以及位于所述绝缘层的表面上的导电半导体层。

优选地，靠近所述第一金属层和所述半导体基体的交界面的所述导电半导体层的浓度大于远离所述第一金属层和所述半导体基体的交界面的所述导电半导体层的浓度。

优选地，靠近所述第一金属层和所述半导体基体的交界面的所述导电半导体层的宽度大于远离所述第一金属层和所述半导体基体的交界面的所述导电半导体层的宽度。

优选地，所述导电半导体层的宽度由上至下递减。

优选地，所述绝缘层为氧化物层。

优选地，所述导电半导体层为多晶硅层。

优选地，还包括：由所述第一金属层和所述半导体基体的交界面延伸至所述半导体基体的内部，并截止至所述半导体基体的内部的第一半导体区；所述第一半导体区与所述耗尽结构的外侧壁相邻；以及由所述第一金属层和所述半导体基体的交界面延伸至所述第一半导体区的内部，并截止至所述第一半导体区的内部的第二半导体区。

优选地，所述半导体器件还包括：位于相邻的两个第一半导体区之上的第一半导体层；以及位于所述第一半导体层之上的第二半导体层；所述第一半导体层，所述第二半导体层，所述第一半导体区和所述第二半导体区形成一类MOS沟道结构。