[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：形成基底，基底包括衬底、凸出于衬底的鳍部以及横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶部和部分侧壁，栅极结构顶部形成有栅极掩膜层；在鳍部露出的衬底上形成隔离层，隔离层覆盖栅极结构的部分侧壁；形成隔离层后，去除栅极结构两侧部分宽度的栅极掩膜层；以剩余栅极掩膜层为掩膜、以隔离层为刻蚀停止层，刻蚀栅极掩膜层露出的栅极结构，形成梁形栅极结构，包括位于栅极掩膜层下方的栅极结构第一部分，以及位于栅极结构第一部分两侧且凸出于栅极结构第一部分的栅极结构第二部分。本发明实施例有利于提高栅极结构第二部分的高度一致性和薄膜质量，并且能够降低形成梁形栅极结构的工艺难度。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

当摩尔定律继续向前延伸的脚步不可逆转的时候，梁形栅极结构(Stringer GateStructure)FinFET被开发出来。与传统FinFET相比，梁形栅极结构FinFET有利于增加有效栅极结构的长度并提高栅极结构对沟道区的控制能力，因此有利于增大亚阈值斜率(subthreshold slope)、进一步改善亚阈值漏电现象、以及减小漏端引入势垒降低(DrainInduced Barrier Lowering，DIBL)效应。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升器件的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底、凸出于所述衬底的鳍部以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁，所述栅极结构顶部形成有栅极掩膜层；在所述鳍部露出的衬底上形成隔离层，所述隔离层覆盖所述栅极结构的部分侧壁；形成所述隔离层后，去除所述栅极结构两侧部分宽度的所述栅极掩膜层；以剩余所述栅极掩膜层为掩膜、以所述隔离层为刻蚀停止层，刻蚀所述栅极掩膜层露出的栅极结构，形成梁形栅极结构，所述梁形栅极结构包括位于栅极掩膜层下方的栅极结构第一部分以及位于所述栅极结构第一部分两侧且凸出于所述栅极结构第一部分的栅极结构第二部分。

可选的，在所述鳍部露出的衬底上形成隔离层的步骤中，所述隔离层的厚度为至

可选的，采用掩膜修整工艺，去除所述栅极结构两侧部分宽度的所述栅极掩膜层。

可选的，采用等离子体刻蚀工艺，去除所述栅极结构两侧部分宽度的所述栅极掩膜层。

可选的，去除所述栅极结构两侧部分宽度的所述栅极掩膜层的步骤中，所述栅极结构单侧栅极掩膜层的去除宽度为1nm至10nm。

可选的，刻蚀剩余所述栅极掩膜层露出的栅极结构的步骤中，刻蚀所述栅极结构的工艺对栅极结构和隔离层的刻蚀选择比大于100:1。