[发明专利]NOR FLASH器件结构及其制造方法

说明书

本发明公开了一种NOR FLASH器件结构，包括：FDSOI衬底，多个由浅沟槽场氧围绕的顶部半导体衬底形成的有源区，各有源区中形成有多个器件单元结构，各器件单元结构包括源区、漏区和栅极结构；底部半导体衬底中形成有第二导电类型掺杂的阱区，在各有源区的底部对应的阱区的顶部表面形成有由第二导电类型掺杂区组成的底部场板，在有源区外部区域中，阱区表面直接露出并在露出的阱区的表面形成有第二导电类型重掺杂的体引出区。通过在体引出区加电压实现各器件单元结构的阈值电压可调。本发明公开了一种NOR FLASH器件结构的制造方法。本发明能实现器件单元结构的阈值电压可调，能在高工艺节点下适用于多阈值电压的应用区间。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种或非型(NOR)闪存(FLASH)器件结构。本发明还涉及一种NOR FLASH器件结构的制造方法

背景技术

闪存由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。

随着MOS工艺节点提高的必然趋势，缩小NOR FLASH的各位(Bit)的器件单元结构(Cell)的尺寸势在必行；然而对于NOR FLASH，尺寸缩小带来诸如功耗，编程效率等问题越发显著。

现有技术中，随着器件尺寸的缩小，引入了全耗尽型(Fully Depleted，FD)绝缘层上半导体(Semiconductor On Insulator，SOI)即FDSOI技术，绝缘层上半导体的材料通常为硅；FDSOI技术的优势包括：

速度更快：在相同的技术节点，FDSOI晶体管的沟道比体效应(bulk)晶体管的沟道短，而且前者是全耗尽型沟道，无掺杂剂。在这两个因素共同作用下，FDSOI晶体管在相同电压时开关速度更快，在功耗相同条件下，高压工作频率提高35％，低压工作频率也得到提高。

功耗更低：有多个因素促使功耗降低：全耗尽沟道消除了漏极引起的寄生效应，在低功耗模式，可更好地限制载流子从源极流向漏极；更厚的栅电介质层可降低栅极泄漏电流；更好地控制体偏压技术，体偏压是为更好地控制速度和功耗而向晶体管体施加的电压。结果，在高性能时，功耗降低35％；在低性能时，功耗降幅更大，高达50％。

工艺更简单：FDSOI制造工艺与28nm工艺节点的体效应技术的相近程度达到90％，总工序减少15％，研发周期更短。此外，FDSOI技术无需压力源如锗硅工艺或其它类似的复杂技术，而其它工艺可能需要这些技术。最终工艺的复杂度低于体效应技术。

目前，由于SOI技术可以改善器件的饱和特性，功耗等，因此，源极自对准、浮栅多晶硅(FG poly)技术结合SOI技术可有效提高cell密度的同时提升cell的性能；其中。FGpoly技术是指硅，隧穿氧华层，浮栅层，氧化层，氮化层，氧化层和硅的叠加结构。

另外，客户对于不同终端应用的需求，对擦除、编程或读取状态下的阈值电压(VT)区间要求不一，那势必带来相应工艺的调整及长时间的验证过程，每种终端需求都需要定制化的产品，这会使得在多阈值电压的应用时会产生较高的工艺成本和工艺时间。

发明内容

本发明所要解决的技术问题是提供一种NOR FLASH器件结构，能实现器件单元结构的阈值电压可调，能在高工艺节点下适用于多阈值电压的应用区间并降低工艺成本和工艺时间。为此，本发明还提供一种NOR FLASH器件结构的制造方法。

为解决上述技术问题，本发明提供的NOR FLASH器件结构包括：

由依次叠加的底部半导体衬底、绝缘埋层和顶部半导体衬底形成的FDSOI衬底。

在所述FDSOI衬底上形成有浅沟槽场氧(STI)，所述浅沟槽场氧穿过所述顶部半导体衬底和所述绝缘埋层且所述浅沟槽场氧的底部进入到所述底部半导体衬底中。