[发明专利]信号测试装置及方法

说明书

本发明提供了信号测试装置及方法。信号测试装置包括：脉冲电路，生成第一差分参考脉冲信号并将所述第一差分参考脉冲信号经由MEZZ连接器提供给CPU以使所述CPU提供具有不同速率的PCIe差分信号；以及多个SMP接头，从所述MEZZ连接器接收所述PCIe差分信号以提供给检测器件。该信号测试装置能够实现对MEZZ连接器接口的PCIe信号测试，解决了现有标准CLB测试治具无法测试非标连接器的问题。

技术领域

本发明一般地涉及计算机技术领域，更具体地，信号测试装置及方法。

背景技术

MEZZ连接器是一种高密度、高速率的阵列式连接器，其数据传输速率可达到10Gbps以上。主要用于服务器、高性能计算机、存储、交换机等高速链路的板对板连接与扩展中。这种连接器的设计为多种堆叠高度和电路板尺寸扩展提供了灵活的布局方式。它的应用可以方便电路板走线且不会影响性能，并可在板上有限的区域内更加高效的利用空间，提升整洁度与美观度。

然而，由于MEZZ连接器是阵列式排布，信号针密度较大，板上连接器的插孔一般会采用背钻设计。若通过探针点测的方式或其他方式进行测试都较为困难，且测试的准度和精度都无法得到有效保障，给高速信号测试带来极大的困难。

现有计算机系统的信号完整性测试中，对于PCIe信号的测试，一般采用PCI-SIG协会提供的标准PCIe测试治具和通用的测试方法。比如针对主板系统上标准PCIe Slot测试的CLB治具，以及针对标准PCIe设备(各类PCIe标卡)测试的CBB治具。这类治具能够满足大多数PCIe连接器的信号的测试需求。测试方法是：参照图1，首先通过测试治具引出被测信号到高速采样示波器，然后示波器采集一定数量的测试信号数据，最后利用信号分析软件Sigtest分析数据得到测试结果，并给出TX信号是否满足协会标准的评判。主板系统上PCIeslot测试中，PCIe发送端信号测试物理链路连接。

因为PCI-SIG协会提供的PCIe Slot测试治具只有标准的X1、X4、X8和X16四种规格，治具上金手指的Lane定义是完全固定的。若是非标的Slot，即使能插上，相应的高速Lane也不会完全对应上，所以不能正常使用；若是像MEZZ这样的高速连接器接口，更是无法对插，完全没法应用到此测试中。所以现有技术存在的问题是：只能用于标准PCIe Slot的测试，对于非标Slot或其他类型的连接器无法使用。

发明内容

本发明针对现有技术中所存在的PCIe Slot测试治具无法用于测试MEZZ连接器的PCIe X16信号等缺陷，提供了能够解决上述问题的一种信号测试装置和方法。

根据本发明的一方面，提供了一种信号测试装置，包括：脉冲电路，生成第一差分参考脉冲信号并将所述第一差分参考脉冲信号经由MEZZ连接器提供给CPU以使所述CPU提供具有不同速率的PCIe差分信号；以及多个SMP接头，从所述MEZZ连接器接收所述PCIe差分信号以提供给检测器件。

优选地，所述脉冲电路，包括：脉冲发生器，用于生成原始脉冲信号；反相器，用于使所述原始脉冲信号反相；以及参考脉冲电路，用于接收反相的原始脉冲信号，以生成所述第一差分参考脉冲信号和第二差分参考脉冲信号，其中，所述第二差分参考脉冲信号提供给所述检测器件。

优选地，信号测试装置还包括电压转换装置，将所述信号测试装置的电源电压转换为用于所述脉冲电路的芯片工作电压。

优选地，所述电压转换装置包括：转换器，具有接收所述电源电压的第一输入端子，接收接地电压的第二输入端子，以及输出所述芯片工作电压的输出端子，其中，将所述芯片工作电压提供给所述脉冲电路的所述脉冲发生器、所述反相器以及所述参考脉冲电路，以及多个第一电容器，并联连接在所述第一输入端子和所述第二输入端子之间；以及多个第二电容器，并联连接在所述输出端子和所述第二输入端子之间。