[发明专利]具有纳米复合结构界面势垒层的GeTe基温差电单体及其制备方法

说明书

本发明公开了一种具有纳米复合结构界面势垒层的GeTe基温差电单体及其制备方法，在GeTe基温差电单体的两端有纳米复合结构界面势垒层。纳米复合结构界面势垒层厚度为1μm～3μm，势垒层为三层材料叠加：Mo—纳米C—Mo，各层材料厚度设计比例为Mo:纳米C:Mo＝2:1:2。所述GeTe温差电单体分子式为GeTe_x(Pb_aMn_1‑aTe)_1‑x，其中x的取值范围为80％～95％，a的取值范围为60％～70％，百分比为原子百分比。分三层溅射，溅射过程实现纳米结构原位生长，溅射顺序为Mo—纳米C—Mo。本发明采用磁控溅射工艺进行微米级势垒层制作，显著减低界面势垒层厚度，提高单体有效高度；界面势垒层引入纳米结构，可有效提高集成界面质量，降低接触电阻。

技术领域

本发明属于温差发电技术领域，特别是涉及一种具有纳米复合结构界面势垒层的GeTe基温差电单体及其制备方法。

背景技术

GeTe基温差电材料是一种性能优异的P型中温温差电材料，主要用于制作温差电池(器件)的热-电换能单体。其能量转换原理为：由一个N型温差电元件和一个P型温差电元件组成的回路，当温差电偶对两接头有温差时，回路中就会产生电流。

根据上述工作原理，单体与导电电极之间存在集成界面。如不在温差电单体端面制作界面势垒层，集成过程中可能对单体产生污染，减低集成界面质量，进而影响电池性能和可靠性。

通过专利检索，目前尚未有GeTe基材料用纳米复合结构界面势垒层的公知技术，也未检索到相关的专利。尚未有其应用及界面制备的相关报道。本单位使用其制作温差电池，目前采用界面为SnTe，厚度(1～1.5)mm，过厚的界面明显减小了GeTe单体有效长度；且集成接触电阻较大，约为(1.2～1.4)mΩ/cm²。

发明内容

本发明所要解决的技术问题是，提供一种具有纳米复合结构界面势垒层的GeTe基温差电单体及其制备方法，从GeTe基材料的成分和自身特性出发，提出了一种全新的纳米复合结构界面势垒层。

为了解决上述技术问题，本发明采用的技术方案是：一种具有纳米复合结构界面势垒层的GeTe基温差电单体，在GeTe基温差电单体的两端有纳米复合结构界面势垒层。

纳米复合结构界面势垒层厚度为1μm～3μm，势垒层为三层材料叠加：Mo—纳米C—Mo，各层材料厚度设计比例为Mo:纳米C:Mo＝2:1:2。

所述GeTe温差电单体分子式为GeTe_x(Pb_aMn_1-aTe)_1-x，其中x的取值范围为80％～95％，a的取值范围为60％～70％，百分比为原子百分比。

上述具有纳米复合结构界面势垒层的GeTe基温差电单体的制备方法，分三层溅射，溅射过程实现纳米结构原位生长，溅射顺序为Mo—纳米C—Mo。

具体为，第一层Mo溅射功率为(40～60)W，溅射时间为(20～40)min，溅射温度为室温；第二层纳米C溅射功率为(200～320)W，溅射时间为(10～30)min，溅射温度为80℃；第三层Mo溅射功率为(100～150)W，溅射时间为(60～120)min，溅射温度为室温。

所述GeTe基单体尺寸为Φ5.5mm×18mm。

本发明的有益效果是：采用磁控溅射工艺进行微米级势垒层制作，显著减低界面势垒层厚度，提高单体有效高度；界面势垒层引入纳米结构，可有效提高集成界面质量，降低接触电阻。

附图说明

图1为单体结构外形图。

图2为制作的纳米复合界面势垒层的TEM及SEM照片(左-TEM，表面；右-SEM，侧面)。