[发明专利]数据比较器、数据处理方法、芯片及电子设备

说明书

本申请提供一种数据比较器、数据处理方法、芯片及电子设备，该数据比较器包括：比较电路、极值寄存控制电路、极值寄存器电路、状态控制电路以及极值选择电路，所述比较电路的输出端与所述极值寄存控制电路的第一输入端连接，所述极值寄存控制电路的输出端与所述极值寄存器电路的输入端连接，所述极值寄存器电路的输出端与所述极值选择电路的第一输入端连接，所述极值寄存控制电路的第二输入端与所述状态控制电路的第一输出端连接，所述状态控制电路的第二输出端与所述极值选择电路的第二输入端连接，该数据比较器可以对接收到的数据进行比较，使得获得的目标极值的位宽可以小于处理数据位宽，从而有效降低数据比较器对输入输出端口位宽的要求。

技术领域

本发明涉及计算机技术领域，特别是涉及一种数据比较器、数据处理方法、芯片及电子设备。

背景技术

随着数字电子技术的不断发展，各类人工智能(Artificial Intelligence，AI)芯片的快速发展对于高性能数字比较器的要求也越来越高。神经网络算法作为智能芯片广泛应用的算法之一，其需要多次用到数据比较器进行数据大小比较运算。

通常，数据比较器需要分别对数据的符号位、指数位和位数值进行判断，确定数据的大小。但是，现有的数据比较器中输出端口的位宽必须要等于输入端口位宽，导致数据比较器对输入输出端口位宽的要求较高。

发明内容

基于此，有必要针对上述技术问题，提供一种数据比较器、数据处理方法、芯片及电子设备。

本发明实施例提供一种数据比较器，所述数据比较器包括：比较电路、极值寄存控制电路、极值寄存器电路、状态控制电路以及极值选择电路，所述比较电路的输出端与所述极值寄存控制电路的第一输入端连接，所述极值寄存控制电路的输出端与所述极值寄存器电路的输入端连接，所述极值寄存器电路的输出端与所述极值选择电路的第一输入端连接，所述极值寄存控制电路的第二输入端与所述状态控制电路的第一输出端连接，所述状态控制电路的第二输出端与所述极值选择电路的第二输入端连接；

其中，所述比较电路用于对接收到的数据进行比较得到极值，所述状态控制电路用于获取存储指示信号以及读取指示信号，所述极值寄存控制电路用于根据所述存储指示信号确定存储所述极值的所述极值寄存器电路，所述极值寄存器电路用于存储所述极值，所述极值选择电路用于根据多数读取指示信号，读取所述极值寄存器电路中存储的所述极值以得到目标极值。

在其中一个实施例中，所述比较电路中包括输入端，用于接收输入的功能选择模式信号；所述功能选择模式信号用于确定比较电路处理的数据的位宽。

在其中一个实施例中，所述比较电路包括：判断子电路和比较子电路，所述判断电路的输出端与所述比较子电路的输入端连接；所述判断子电路用于判断接收到的数据是否需要通过比较子电路进行处理，所述比较子电路用于对接收到的所述数据进行比较。

在其中一个实施例中，所述判断子电路中包括第一输入端，用于接收输入的功能选择模式信号；所述比较子电路中包括第二输入端，用于接收输入的所述功能选择模式信号。

在其中一个实施例中，所述极值寄存控制电路包括：极大值寄存控制单元和极小值寄存控制单元；

其中，其中，所述极大值寄存控制单元用于接收状态控制电路输入的所述存储指示信号，并根据所述存储指示信号确定存储所述极大值的极大值寄存单元；所述极小值寄存控制单元用于接收状态控制电路输入的所述存储指示信号，并根据所述存储指示信号确定存储所述极小值的极小值寄存单元。

在其中一个实施例中，所述极值寄存器电路包括：极大值寄存单元和极小值寄存单元，所述极大值寄存单元用于将不同存储指示信号对应的所述极大值进行存储；所述极小值寄存单元用于将不同存储指示信号对应的所述极小值进行存储。