[发明专利]用于存储器单元的方法及其电路结构有效
| 申请号： | 201811622142.6 | 申请日： | 2018-12-28 |
| 公开（公告）号： | CN110211619B | 公开（公告）日： | 2023-07-14 |
| 发明（设计）人： | F·德桑蒂斯;V·拉纳 | 申请（专利权）人： | 意法半导体股份有限公司;意法半导体国际有限公司 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04;G11C17/12 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;崔卿虎 |
| 地址： | 意大利阿格*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 存储器 单元 方法 及其 电路 结构 | ||
1.一种存储器单元，包括：
衬底；
第一阱，在所述衬底中；
第一栅极绝缘体，位于所述衬底中的所述第一阱上方；
浮置栅极，位于所述第一栅极绝缘体上方；
第二栅极绝缘体，位于所述衬底中的所述第一阱上方；
选择栅极，位于所述第一阱之上的所述第二栅极绝缘体上方；
第二阱，在所述衬底中与所述第一阱隔开；
第三栅极绝缘体，位于所述衬底中的所述第二阱上方；
第三阱，位于所述第一阱中作为存储器阱，并且具有与所述第一阱和所述第二阱相同的导电类型，
其中所述浮置栅极从所述第一阱延伸到所述第二阱并且位于所述第三栅极绝缘体上方。
2.根据权利要求1所述的存储器单元，进一步包括：
控制栅极电极，耦合到所述第二阱以引起所述第二阱用作针对浮置栅极晶体管的控制栅极。
3.根据权利要求1所述的存储器单元，其中所述浮置栅极由多晶硅组成。
4.根据权利要求1所述的存储器单元，进一步包括在所述衬底中位于所述第一阱与所述第二阱之间的隔离区。
5.根据权利要求4所述的存储器单元，其中所述隔离区是N掺杂阱。
6.根据权利要求1所述的存储器单元，其中所述第一阱和所述第二阱是P掺杂阱。
7.根据权利要求1所述的存储器单元，进一步包括连接到所述第一阱的第一位线。
8.一种制造ROM单元的方法，包括：
形成具有浮置栅极、控制栅极、第一阱和选择栅极的EEPROM单元；
形成覆盖在所述EEPROM单元上的金属线；
将数据存储在所述EEPROM单元中；
通过在所述金属线与所述浮置栅极之间形成接触件来将所述EEPROM单元转换成ROM单元，其中所述接触件将所述浮置栅极电连接到所述选择栅极。
9.根据权利要求8所述的方法，进一步包括：形成第一组EEPROM单元和第二组EEPROM单元。
10.根据权利要求9所述的方法，进一步包括：
将所述第一组EEPROM单元转换成ROM单元；以及
将所述第二组EEPROM单元保持为EEPROM单元。
11.根据权利要求8所述的方法，进一步包括：在形成所述第一阱的同时形成第二阱。
12.根据权利要求11所述的方法，其中所述控制栅极在所述第二阱中。
13.根据权利要求8所述的方法，包括：形成第一组EEPROM单元和第二组EEPROM单元，
其中形成所述第一组EEPROM单元包括：形成所述EEPROM单元。
14.根据权利要求13所述的方法，进一步包括：
将所述第一组EEPROM单元转换为ROM单元；以及
将所述第二组EEPROM单元保持为EEPROM单元。
15.一种制造ROM单元的方法，包括：
形成具有浮置栅极、控制栅极、第一阱和选择栅极的EEPROM单元；
形成覆盖在所述EEPROM单元上的金属线；
将数据存储在所述EEPROM单元中；
通过在所述金属线与所述浮置栅极之间形成接触件来将所述EEPROM单元转换成ROM单元，其中所述接触件将所述浮置栅极电连接到所述第一阱。
16.根据权利要求15所述的方法，包括：形成第一组EEPROM单元和第二组EEPROM单元，
其中形成所述第一组EEPROM单元包括：形成所述EEPROM单元。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司;意法半导体国际有限公司，未经意法半导体股份有限公司;意法半导体国际有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811622142.6/1.html，转载请声明来源钻瓜专利网。
