[发明专利]一种半导体器件结构及其制造方法

说明书

本发明揭示一种半导体器件结构及其制造方法。所述半导体器件结构包括：衬底；鳍部，设置于所述衬底上且向远离所述衬底的方向延伸，其中，所述鳍部包括第一沟道部以及第二沟道部，所述第一沟道部与所述第二沟道部相邻且均由所述衬底向远离所述衬底的方向延伸；第一栅电极，与所述鳍部的延伸方向相同，并且设置于靠近所述第一沟道部的一侧，所述第一栅电极与所述第一沟道部形成第一晶体管；第二栅电极，与所述鳍部的延伸方向相同，并且设置于靠近所述第二沟道部的一侧、与所述第一栅电极相对，所述第二栅电极与所述第二沟道部形成第二晶体管；以及栅介质层，设置于衬底的表面，且至少覆盖鳍部、位于鳍部与第一栅电极、第二栅电极之间。

技术领域

本发明涉及半导体领域，特别涉及一种半导体器件结构及其制造方法。

背景技术

传统CMOS工艺虽然可以同时实现NMOS管和PMOS管，但是由于硅衬底的空穴的迁移率低于电子子迁移率，因此，NMOS管的性能会优于PMOS管，造成半导体器件的性能不佳。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种半导体器件结构及该半导体器件结构的制造方法，该半导体器件结构同时具有NMOS管和PMOS管，并且提高PMOS管的性能。

根据本发明的一个方面提供一种半导体器件结构，所述半导体器件结构包括：衬底；鳍部，设置于所述衬底上且向远离所述衬底的方向延伸，其中，所述鳍部包括第一沟道部以及第二沟道部，所述第一沟道部与所述第二沟道部相邻且均由所述衬底向远离所述衬底的方向延伸；第一栅电极，与所述鳍部的延伸方向相同，并且设置于靠近所述第一沟道部的一侧，所述第一栅电极与所述第一沟道部形成第一晶体管；第二栅电极，与所述鳍部的延伸方向相同，并且设置于靠近所述第二沟道部的一侧、与所述第一栅电极相对，所述第二栅电极与所述第二沟道部形成第二晶体管；以及栅介质层，设置于所述衬底的表面，且至少覆盖所述鳍部、位于所述鳍部与所述第一栅电极、第二栅电极之间。

可选地，所述半导体器件结构还包括隔离阻挡层，所述隔离阻挡层设置于所述鳍部远离所述衬底的一侧、至少覆盖所述鳍部。

可选地，所述隔离阻挡层由非晶硅材料制成。

可选地，所述第一晶体管为NMOS晶体管，所述第一沟道部由硅材料制成；所述第二晶体管为PMOS晶体管，所述第二沟道部由锗材料制成。

根据本发明的另一个方面，还提供一种半导体器件结构的制造方法，所述半导体器件结构的制造方法包括：在一衬底上形成鳍部，其中，所述鳍部向远离所述衬底的方向延伸，其中，所述鳍部包括第一沟道部以及第二沟道部，所述第一沟道部与所述第二沟道部相邻且均由所述衬底向远离所述衬底的方向延伸；在所述衬底的一侧表面形成栅介质层，所述栅介质层至少覆盖所述鳍部；在所述栅介质上形成第一栅电极和第二栅电极，其中，所述第一栅电极和第二栅电极与所述鳍部的延伸方向相同；所述第一栅电极形成于靠近所述第一沟道部的一侧，与所述第一沟道部形成第一晶体管；所述第二栅电极形成于靠近所述第二沟道部的一侧、与所述第一栅电极相对，所述第二栅电极与所述第二沟道部形成第二晶体管。

可选地，在所述形成鳍部步骤中，包括：对所述衬底图形化，形成凹部；在所述凹部内填充第二沟道材料；对所述衬底以及所述第二沟道材料图形化，其中，至少在一所述第二沟道材料的一侧边缘与所述衬底接触的位置形成所述鳍部。