[发明专利]一种基于Xilinx FPGA电路设计的敏感区域分析系统及分析方法

说明书

一种基于Xilinx FPGA电路设计的敏感区域分析系统及分析方法，包括数据预处理模块、数据输入模块、软错误缓解控制器、功能电路模块和输出处理模块，其中，数据输入模块将所需的输入数据发送至Xilinx FPGA电路上的功能电路中，同时从地址范围中每次随机选择一个发送至Xilinx FPGA电路上的软错误缓解控制器中；软错误缓解控制器根据得到的指令，将指定配置存储单元的配置位数据进行翻转；功能电路模块同时对得到的输入数据进行处理，并将结果传输至输出处理模块；输出处理模块实时检测并对比功能电路输出的信号，记录此次故障注入的配置位是否为敏感区域，并选择是否对FPGA进行重配置操作。本发明不仅能模拟单粒子效应，还能准确的检测出不同设计的FPGA中的配置敏感区域。

技术领域

本发明涉及一种基于Xilinx FPGA电路设计的敏感区域分析系统及分析方法，属于集成电路的可靠性研究领域。

背景技术

在宇宙空间中存在着许多高能粒子和噪声，而高能粒子的打击和噪声的干扰都极容易使航天器中FPGA的功能发生错误。其多为导致FPGA存储单元内容发生改变的软错误，而存储单元的内容是由配置文件中的Configuration Bits决定的。

目前，模拟太空中高能粒子打击引起的单粒子翻转主要是通过辐射模拟实验，即使用重离子或其他高能粒子源对器件进行辐照。但辐照实验成本较高、难以控制，并且辐照过的器件几乎不能再被使用，所以寻求快速廉价的测试方法成为可靠性技术研究中的重要一环。

由于FPGA设计的逻辑和结构不同，其FPGA的配置敏感区域也不可能相同，所以检测出不同设计的FPGA的敏感区域并进行针对的加固保护的实现难度较大。

发明内容

为了解决上述问题，本发明提出一种基于Xilinx FPGA电路设计的敏感区域分析系统及分析方法，成为了一种可行的经济实用的方法，不仅能很好的模拟单粒子效应，还能准确的检测出不同设计的FPGA中的配置敏感区域。

本发明中主要采用的技术方案为：

一种基于Xilinx FPGA电路设计的敏感区域分析系统， PC端和Xilinx FPGA电路，所述PC端包括数据预处理模块、数据输入模块和输出处理模块，所述Xilinx FPGA电路包括软错误缓解控制器和功能电路，其中，所述数据预处理模块将故障随机注入的地址范围信息和功能电路所需的输入数据分别转化为软错误缓解控制器和功能电路可识别的数据形式，并将转化后的数据传输至数据输入模块，所述数据输入模块将功能电路所需的输入数据发送至Xilinx FPGA电路中的功能电路中，同时从故障随机注入的地址范围中每次随机选择一个地址发送至Xilinx FPGA电路中的软错误缓解控制器中；所述软错误缓解控制器根据得到的故障注入指令，将指令所指向地址的配置单元进行配置位的数据翻转；所述功能电路对得到的输入数据进行处理，并将处理后的结果传输至输出处理模块；所述输出处理模块实时检测并对比功能电路输出的信号，记录此次故障注入的配置位是否为敏感区域，并选择是否对Xilinx FPGA电路进行重配置操作。

一种基于Xilinx FPGA电路设计的敏感区域分析方法，采用权利要求1所述的、一种基于Xilinx FPGA电路设计的敏感区域分析系统对敏感区域进行分析，具体步骤如下：

步骤一：获取功能电路所需的输入数据和可进行故障注入配置单元的配置地址范围，并通过数据预处理模块对获取的数据进行预处理，分别得到功能电路可识别的功能电路所需输入数据和软错误缓解控制器可识别的故障随机注入的地址范围，并传输至数据传输模块；

步骤二：利用数据传输模块分别将功能电路所需数据输入至功能电路，进入步骤三进行实际电路操作，同时，从故障随机注入的地址范围中每次随机选择一个地址传输至软错误缓解控制器，进入步骤四执行故障注入指令；

步骤三：功能电路接收到所需数据后，执行实际电路的功能操作，然后将输出信号传输至PC端的输出处理模块；