[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底内具有漂移区；在所述半导体衬底上形成栅电极材料层，所述栅电极材料层内具有栅极开口；以所述栅电极材料层为掩膜，通过第一离子注入在所述漂移区内形成第二体区，所述第一离子注入的注入方向倾斜于半导体衬底表面法线；以所述栅电极材料层为掩膜，通过第二离子注入在所述第二体区内形成源区，所述第二离子注入的方向平行于半导体衬底表面法线。所述方法形成的半导体器件的导通电阻较小，性能较好。

技术领域

本发明涉及半导体制作领域，尤其涉及一种半导体器件及其形成方法。

背景技术

横向扩散金属氧化物半导体晶体管(Lateral Diffusion MOS，LDMOS)，由于具备高击穿电压，与CMOS工艺兼容的特性，被广泛应用于功率器件中。与传统MOS晶体管相比，LDMOS器件在漏区与栅极之间至少有一个隔离结构。LDMOS接高压时，通过该隔离结构来承受较高的电压降，获得高击穿电压的目的。

现有技术形成的LDMOS晶体管导通电阻较高，进而形成的LDMOS晶体管的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底内具有漂移区；在所述半导体衬底上形成栅电极材料层，所述栅电极材料层内具有栅极开口；以所述栅电极材料层为掩膜，通过第一离子注入在所述漂移区内形成第一体区，所述第一离子注入的注入方向倾斜于半导体衬底表面法线；以所述栅电极材料层为掩膜，通过第二离子注入在所述第一体区内形成源区，所述第二离子注入的方向平行于半导体衬底表面法线。

可选的，所述栅电极材料层的形成方法包括：在所述半导体衬底上形成初始栅电极材料层，所述初始栅电极材料层表面具有初始图形层，所述初始图形层内具有初始图形开口；以所述初始图形层为掩膜，刻蚀所述初始栅电极材料层，形成所述栅电极材料层及位于所述栅电极材料层内的栅极开口。

可选的，在刻蚀所述初始栅电极材料层之前，所述半导体器件的形成方法还包括：以所述初始图形层为掩膜，通过第三离子注入在所述漂移区内形成第二体区；所述第一体区的底部与所述第二体区的顶部相接触；所述第二体区的掺杂离子的导电类型与漂移区的掺杂离子的导电类型相反。

可选的，所述第二体区的宽度为0.2微米～0.4微米；形成所述第二体区的第三离子注入的离子注入剂量大于形成所述第一体区的第一离子注入的离子剂量。

可选的，在刻蚀所述初始栅电极材料层之后，形成所述第一体区之前，还包括：刻蚀去除部分初始图形层，在所述栅电极材料层上形成图形层及位于所述图形层内的图形开口，所述图形开口的深宽比小于所述初始图形开口的深宽比。

可选的，所述第一离子注入还以所述图形层为掩膜；所述第二离子注入还以所述图形层为掩膜。

可选的，刻蚀去除部分初始图形层的方法包括第一方向刻蚀和第二方向刻蚀中的一种或两种组合；所述第一方向刻蚀包括刻蚀减薄所述初始图形层的厚度；所述第二方向刻蚀包括刻蚀所述初始图形开口的侧壁的初始图形层。

可选的，所述第一体区的宽度为0.3微米～0.5微米；所述第一体区的掺杂离子的导电类型与漂移区的掺杂离子的导电类型相反。

可选的，所述第一离子注入的注入方向与半导体衬底表面法线的夹角为0度～15度。

可选的，所述源区宽度为0.2微米～0.4微米。

可选的，所述源区的掺杂离子的导电类型与漂移区的掺杂离子的导电类型相同。

可选的，形成所述源区之后，还包括：在所述半导体衬底上形成第一栅电极层和第二栅电极层，所述第一栅电极层和第二栅电极层分别位于所述栅极开口的两侧。