[发明专利]一种应用于单端逐次逼近型模数转换器的数字自校准方法

权利要求书

1.一种应用于单端逐次逼近型模数转换器的数字自校准方法，其特征在于：主DAC采用两段式结构，校准DAC为单个串联三段式(M+1)位电容阵列，采用“双寄存器”预判的方式实现校准码的回补；所述的M为主DAC中高位段的位数，即用单个串联三段式(M+1)位校准DAC电容阵列来校准高M位的电容误差电压；所述校准DAC的输出端串联一个单位电容C及一个到地调节电容C_adj，另外在每一分段电容的上极板及调节电容C_adj的上极板接共模电压为V_cm的开关，该方法包括以下步骤：

步骤一、校准模式，包括：

步骤(1-1)、测量高M位的误差电压：通过第一阶段和第二阶段的开关转换，在主DAC的输出端得到高位段各位的误差电压；

步骤(1-2)、校准DAC获取误差码：校准DAC的结构为单个串联三段式(M+1)位电容阵列结构，定义校准DAC下极板接GND为0，接V_ref为1以及高位段中电容较理想偏大时的误差为“正误差”，较理想偏小时的误差为“负误差”，校准DAC的初始状态设为1000000，最高位的“1”可看做符号位，当高位段某一位检测出“正误差”时，则校准DAC从初始态逐次“向上”加1，如1000000->1000001->1000010->1000011…..,由于下极板的开关不断切换，校准DAC的输出逐次逼近测量出的误差电压，直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码，同理，当检测出“负误差”时，则校准DAC从初始态逐次“向下”减1，如1000000->0111111->0111110->0111101…..直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码；

步骤(1-3)、将误差码转换成校准码：从误差码到校准码的转换通过下面公式完成：

式中为高位段中第i位的误差码当i＝M时，为高位段中第i位的校准码；

步骤二、正常转换模式，包括：

步骤(2-1)、回补校准码：在正常转换过程中，从最高位到低位依次转换，高位段转换时，需要相对应的回补校准模式时测量、计算出的校准码，以12位ADC为例，但不局限于12位，仅用于距离描述，回补校准码逻辑如下：

状态一：

(1.1)回补Cal_code_12(即D12)；

(1.2)配置两个寄存器，为下一位回补做准备：

Register1:D12+D11，

Register2:D11；

状态二：

(2.1)判断前一位(第12位)的转换结果Vop；

(2.2)回补第11位正确的校准码Cal_code_11，如果第12位输出结果为“1”，则回补Register1，反之舍弃D12，回补Register2；

(2.3)重新配置两个寄存器,为下一位回补做准备：

(2.3.1)如果第12位Vop＝“1”：

Register1:Register1+D10，

Register2:Register1-D11+D10；

(2.3.2)如果第12位Vop＝“0”：

Register1:Register2+D10，

Register2:Register2-D11+D10；

状态三：

(3.1)判断前一位(第11位)的转换结果Vop；

(3.2)回补第10位正确的校准码Cal_code_10，如果第11位输出结果为“1”，则回补Register1，反之舍弃D11，回补Register2；

(3.3)重新配置两个寄存器，为下一位回补做准备：

(3.3.1)如果第11位Vop＝“1”，

Register1:Register1+D9，

Register2:Register1-D10+D9；

(3.3.2)如果第11位Vop＝“0”，

Register1:Register2+D9，

Register2:Register2-D10+D9；

其中，D12、D11、D10等为误差测量后每一位所对应的校准码，Cal_code_12为第12位正确回补的校准码，Cal_code_11为第11位正确回补的校准码，以此类推，

依据此种回补校准码的方法，直到高M位回补完，低L位转换时，校准DAC保持高M位回补后的最后一个状态，直到所有位转换完毕，输出校准后的转换数据。

2.如权利要求1所述的一种应用于单端逐次逼近型模数转换器的数字自校准方法，其特征在于，步骤(1-1)的具体过程如下：

1)主DAC第一阶段：

主DAC第一阶段指预充电阶段，即高位段中测量某一位的误差电压时，将该位的电容下极板及低位等效电容下极板接GND,高位段中其余位接V_ref，此外，主DAC输出端接共模电压V_cm，如在获取最高位电容C_M和其余低位电容之间的失配误差时，将最高位电容C_M及C_L,tot下极板接GND，高位段其余位下极板接V_ref，此时主DAC上存储的电荷量为：

式中C_L,tot为低位段总电容与桥接电容的等效电容；

2)主DAC第二阶段：

主DAC第二阶段指电荷重分配阶段，即高位段中测量某一位的误差电压时，首先断开主DAC输出端接的共模电压V_cm，其次将该位的电容下极板接V_ref,其余位全部接地；如在获取最高位电容C_M和其余低位电容之间的失配误差时，将最高位电容C_M下极板接V_ref，高位段其余位及低位等效电容C_L,tot接GND，此时假设主DAC的输出端的输出电压为V_X，则主DAC上存储的电荷量为：

由两个阶段(1)式和(2)式的电荷守恒得：

由(3)式得出最高位的误差电压为：

通过校准DAC和比较器逐次逼近这个误差电压，得到此误差电压相对应的误差码。