[发明专利]阵列基板

说明书

本发明公开了一种阵列基板，包括基板、多个像素结构、多个彩色滤光图案、第一及第二共用电极层、导电结构及导电图案。基板具有显示区及周边区。各像素结构位于显示区内，且包括主动元件及像素电极。多个彩色滤光图案分别对应多个像素结构设置。第一及第二共用电极层依序配置于彩色滤光图案上，且与像素电极结构上分离。导电结构位于周边区内，且包括依序配置于基板上的第一、第二及第三导电层，其中第一、第二及第三导电层分别与第一共用电极层、像素电极及第二共用电极层属于同一膜层。导电图案位于周边区内，且导电结构与导电图案电性连接。

技术领域

本发明是有关于一种阵列基板，且特别是有关于一种主动元件阵列基板。

背景技术

随着液晶显示面板的发展，高解析度已经成为基本需求之一。特别是，为了获得高解析度，必须在相同面积下布局更多像素，因此像素尺寸越来越小。然而，随着像素尺寸越来越小，每一像素中的储存电容与寄生电容的比例也越来越小，此将导致像素容易受到馈穿效应(feed through effect)的影响而造成画面显示亮度均匀性不佳的问题。

发明内容

本发明的至少一实施方式提供一种阵列基板，其可增加像素结构的储存电容值。

本发明的至少一实施方式的阵列基板包括基板、多个像素结构、多个彩色滤光图案、第一共用电极层、第二共用电极层、导电结构及导电图案。基板具有显示区及周边区，其中周边区位于显示区的至少一侧。多个像素结构位于基板的显示区内，其中各像素结构包括主动元件及像素电极。多个彩色滤光图案位于基板的显示区内且分别对应多个像素结构设置。第一共用电极层配置于多个彩色滤光图案上，且与多个像素电极结构上分离。第二共用电极层配置于第一共用电极层上，且与多个像素电极结构上分离。导电结构位于基板的周边区内，其中导电结构包括依序配置于基板上的第一导电层、第二导电层及第三导电层，其中第一导电层与第一共用电极层属于同一膜层，第二导电层与多个像素电极属于同一膜层，且第三导电层与第二共用电极层属于同一膜层。导电图案位于基板的周边区内，其中导电结构与导电图案电性连接。

基于上述，在本发明的至少一实施方式的阵列基板中，通过多个像素结构位于显示区内，每一像素结构包括主动元件及像素电极，多个彩色滤光图案分别对应多个像素结构设置，第一共用电极层配置于彩色滤光图案上且与像素电极结构上分离，第二共用电极层配置于第一共用电极层上且与像素电极结构上分离，导电结构位于周边区内且包括与第一共用电极层属于同一膜层的第一导电层、与像素电极属于同一膜层的第二导电层、以及与第二共用电极层属于同一膜层的第三导电层，使得当驱动阵列基板时，可有效地增加像素结构的储存电容值。如此一来，当阵列基板应用于高解析度的显示面板时，可降低像素结构受到馈穿效应的影响。

为让本发明的上述特征和优点能更明显易懂，下文特举实施方式，并配合所附图式作详细说明如下。

附图说明

图1是依照本发明的一实施方式的阵列基板的上视示意图。

图2为图1中的区域K的放大示意图。

图3为图1中的区域L的放大示意图。

图4为沿图2中剖线I-I’及沿图3中剖线II-II’的剖面示意图。

图5是依照本发明的另一实施方式的阵列基板的局部剖面示意图。

图6是依照本发明的另一实施方式的阵列基板的局部剖面示意图。

图7是依照本发明的另一实施方式的阵列基板的局部上视示意图。

图8为图7中的区域M的放大示意图。

图9为图7中的区域N的放大示意图。

图10为图7的阵列基板的部分区域的剖面示意图。

图11为图7的阵列基板的时序波形图。