[发明专利]半导体装置和总线发生器

说明书

本申请的各实施例涉及半导体装置和总线发生器。每个主设备向存储器发出包括读请求和写请求的访问请求。高速缓存高速缓存由主设备发出的写请求。中央总线控制系统执行针对由每个主设备发出的读请求和由高速缓存输出的写请求的访问控制。中央总线控制系统执行针对由每个主设备发出的写请求的访问控制。中央总线控制系统根据存储器控制器的缓冲器的空闲情况来执行访问控制。中央总线控制系统根据高速缓存的空闲情况来执行访问控制。

相关申请的交叉引用

包括说明书、附图和摘要的、于2017年12月22日提交的日本专利申请号2017-246433的公开以整体通过引用并入本文。

技术领域

本发明涉及半导体装置，并且涉及访问例如存储器的半导体装置。

本发明涉及在上述半导体装置中生成总线的总线发生器。

背景技术

国际公布第2017/056132号公开了总线系统中的访问控制，用于将多个总线主设备耦合到公共总线。在国际公布第2017/056132号中公开的半导体装置具有多个主设备、存储器控制器、用于耦合主设备和存储器控制器的总线和中央总线控制系统。国际公布第2017/056132号公开了中央总线控制系统，其监控每个主设备的传输量，并且基于每个主设备的保留的带宽、所监控的传输量和待授予的权限的可能数目来选择访问权限被授予的目标主设备。在国际公布第2017/056132号中，未被授予访问权限的主设备的请求由存储器控制器和主设备之间的总线来屏蔽。

在国际公布第2017/056132号中，中央总线控制系统监控存储器控制器内的缓冲器，并且根据缓冲器的空闲情况来控制针对每个主设备的访问请求所授予的访问权限。中央总线控制系统在每次授予访问权限时减少待授予的权限的可能数目，并且在每次释放缓冲器时增加待授予的权限的可能数目。访问权限根据缓冲器的空闲情况而被授权，从而实现防止缓冲器充满未处理的访问请求，并且也防止存储器控制器不接受低延迟的访问请求的情况。

发明内容

然而，在国际公布第2017/056132号中，如果高速缓冲存储器被布置在每个主设备和存储器控制器之间，则存储器控制器的缓冲器可以通过写回高速缓冲存储器而被占用。在这种情况下，由存储器控制器接受的访问请求不能从中央总线控制系统来控制。因此，难以保证延迟。

从本说明书的描述和附图，任何其他的目的和新特征将是清楚的。

根据实施例，提供了一种半导体装置，其包括主设备、存储器控制器、高速缓存、第一访问控制单元和第二访问控制单元，该第一访问控制单元控制由主设备向存储器控制器发出的读请求的输出以及控制向存储器控制器的高速缓存的写请求的输出，该第二访问控制单元控制由主设备向存储器控制器发出的写请求的输出。第一访问控制单元根据存储器控制器的高速缓存的空闲情况来执行访问控制，而第二访问控制单元根据高速缓存的空闲情况来执行访问控制。

根据一个实施例，即使高速缓存被布置在主设备和存储器控制器之间，也可以控制由存储器控制器接受的访问请求。

附图说明

图1是图示包括根据第一实施例的半导体装置的电子设备的框图。

图2是图示中央总线控制系统1的配置示例的框图。

图3是图示中央总线控制系统2的配置示例的框图。

图4是图示用于在中央总线控制系统1中授予访问权限的操作过程的框图。

图5是图示用于在中央总线控制系统2中授予访问权限的操作过程的框图。

图6是图示应用在第二实施例中的中央总线控制系统1的配置示例的框图。

图7是图示设置读时间段子时隙和写时间段子时隙的示例的图。