[发明专利]时序控制方法、时序控制芯片和显示装置

说明书

本申请公开一种时序控制方法、时序控制芯片和显示装置，其中，时序控制方法包括以下步骤：获取锁相环达到锁相状态所需的锁相时间；比对锁相时间和第一预设时间；当锁相时间大于第一预设时间时，获取并输出预置显示数据。

技术领域

本申请涉及显示技术领域，特别涉及一种时序控制方法、时序控制芯片和显示装置。

背景技术

这里的陈述仅提供与本申请有关的背景信息，而不必然地构成现有技术。时序控制芯片(Timer control register Integrated circuit，TCON IC)是显示装置中的重要组件，对显示装置的驱动时序进行控制，以实现画面的正常显示。在TCON IC的运行过程中，需要根据外部输入的初始时钟信号，产生相应的目标时钟信号，以保障外部时钟和内部时钟的同步，从而正确抓取和处理显示数据，而上述目标时钟信号是由TCON IC中的锁相环所产生的。

由于锁相环的锁相需要一定时间，当外部输入的初始时钟信号发生较大变化时，将会产生较长时间的失锁状态，导致显示装置的显示异常。

发明内容

本申请的主要目的是提出一种时序控制方法，实现了长时间失锁状态下的正常显示，改善了显示效果。

本申请提出的时序控制方法，包括以下步骤：

获取锁相环达到锁相状态所需的锁相时间；

比对所述锁相时间和第一预设时间；

当所述锁相时间大于所述第一预设时间时，获取并输出预置显示数据。

可选地，在所述比对所述锁相时间和第一预设时间的步骤之后，所述时序控制方法还包括以下步骤：

当所述锁相时间小于或等于所述第一预设时间时，输出所述锁相环产生的目标时钟信号，并根据所述目标时钟信号产生目标显示数据。

可选地，在比对所述锁相时间和第一预设时间的步骤之后，所述时序控制方法还包括以下步骤：

当所述锁相时间大于所述第一预设时间时，比对所述锁相时间和第二预设时间；

当所述锁相时间大于所述第二预设时间时，生成提示信号；

其中，所述第二预设时间大于所述第一预设时间。

可选地，获取锁相环达到锁相状态所需的锁相时间的步骤包括：

获取所述锁相环的初始时钟信号和反馈时钟信号；

计算所述初始时钟信号和所述反馈时钟信号的频率差值或相位差值；

比对所述频率差值的绝对值和预设频率阈值，或比对所述相位差值的绝对值和预设相位阈值；

当所述频率差值的绝对值大于所述预设频率阈值，或所述相位差值的绝对值大于所述预设相位阈值时，根据所述初始时钟信号和所述反馈时钟信号计算所述锁相时间。

可选地，所述第一预设时间与帧时间相当，所述预置显示数据包括所述锁相环失锁前的最新显示数据。

为实现上述目的，本申请还提出一种时序控制芯片，所述时序控制芯片包括锁相环，频率侦测电路，存储器以及数据处理电路，所述频率侦测电路的输入端连接于所述锁相环，所述频率侦测电路设置为获取所述锁相环达到锁相状态所需的锁相时间；所述存储器设置为存储预置显示数据；所述数据处理电路连接于所述锁相环、所述频率侦测电路和所述存储器，所述数据处理电路设置为当所述锁相时间大于所述第一预设时间时，获取并输出预置显示数据。

可选地，所述数据处理电路设置为当所述锁相时间小于或等于所述第一预设时间时，接收所述锁相环产生的目标时钟信号，并根据所述目标时钟信号将初始显示数据转换为目标显示数据。