[发明专利]采用连氏错误校正码设计的存储器存储装置及其编码方法

说明书

本发明提供了一种采用连氏错误校正码设计的存储器存储装置及其编码方法。存储器存储装置包括使用连氏码的错误校正码编码器。编码方法包括：接收写入命令，写入命令包括写入地址与写入数据。读取现有码字，现有码字包括用以指示现有码字翻转的第一翻转比特，以及基于第一翻转比特来翻转现有码字的比特。通过错误校正码编码器，基于连氏码将写入数据编码进新码字，以及基于需要从现有码字改变为新码字的比特数，翻转新码字的比特。并且将新码字写进写入地址，新码字包括指示新码字比特翻转的第一翻转比特。此外，提供了使用基于连氏错误校正码的编码方法的存储器存储装置。

技术领域

本发明涉及一种存储器存储装置，尤其涉及一种采用连氏错误校正码设计的存储器存储装置及其编码方法。

背景技术

一般来说，根据错误校正码(Error-Correcting Code，简称ECC)，写入可复写式非易失性存储器(Non-Volatile Memory，简称NVM)的数据可以编码为码字(codeword)。从可复写式非易失性存储器读取的码字也可以通过相应的解码程序处理以恢复数据。码字通常是数据本身和根据Bose-Chaudhuri-Hocquenghem(BCH)码、汉明码(Hamming Code)、具有附加奇偶校验的汉明码(SECDED)、里德-所罗门码(Reed-Solomon code)，或萧式码(Hsiaocode)等所产生的奇偶校验数据的组合。

发明内容

本发明提供一种编码方法与使用该编码方法的存储器存储装置，其中利用错误校正码算法实现非易失性存储器的翻转比特写入功能，以减少写入时间、写入功率并提高可靠性。

本发明提供一种采用连氏错误校正码设计的存储器存储装置的编码方法，包括：接收写入命令，写入命令包括写入地址与写入数据。读取现有码字，现有码字包括用以指示现有码字翻转的第一翻转比特，以及基于第一翻转比特来翻转现有码字的比特。通过错误校正码编码器，基于连氏码将写入数据编码进新码字，以及基于需要从现有码字改变为新码字的比特数，翻转新码字的比特。将新码字写进写入地址，新码字包括指示新码字比特翻转的第一翻转比特。

本发明提供一种采用连氏错误校正码设计的存储器存储装置，包括连接接口、存储器阵列与存储器控制电路。连接接口配置为耦合到主机系统。存储器控制电路耦合到连接接口与存储器阵列，且被配置为根据所接收到包括写入地址与写入数据的写入命令，基于连氏码来进行编码操作。其中编码操作包括：读取现有码字，现有码字包括用以指示现有码字比特翻转的第一翻转比特，以及基于第一翻转比特来翻转现有码字的比特。通过错误校正码编码器，基于连氏码将写入数据编码进新码字，以及基于需要从现有码字改变为新码字的比特数，翻转新码字的比特。将新码字写进写入地址，新码字包括指示新码字比特翻转的第一翻转比特。

基于上述，本发明所提供的编码方法和存储器存储装置，在接收到写入命令时，编码写入数据并与写入地址中已有的码字进行比较，或与一个预定义模式进行比较，以决定需要在写入需改变的比特数。基于所决定的数目选择性地翻转编码后码字的比特，并且将至少一个指示比特翻转的翻转比特添加到码字。因此，可以减少写入中的比特数变化，且可以减少写入时间和写入功率。

附图说明

图1为依据本发明一实施例所示出的存储器存储装置的系统方块图；

图2为依据本发明一实施例所示出的连氏码编码方法的流程图；

图3为依据本发明另一实施例所示出的编码方法，其为由BCH(51,33,7)修改的连氏码的示意图；

图4为依据本发明另一实施例所示出的由BCH(51,33,7)修改的连氏码编码方法的示意图；

图5为依据本发明另一实施例所示出的由BCH(51,33,7)修改的连氏码编码方法的示意图；

图6为依据本发明一实施例所示出的连氏码编码方法的流程图；