[发明专利]非易失性存储器装置和包括其的存储器系统

权利要求书

1.一种非易失性存储器装置，该非易失性存储器装置包括：

多个存储器单元，所述多个存储器单元联接到单条位线，其中，所述多个存储器单元分别联接至不同的字线，并且所述多个存储器单元中的每一个联接至所述字线中的对应的单条字线；

解码器，所述解码器被配置为基于对多条目标字线进行读取-访问的多读取命令，通过从所述字线当中依次选择目标字线来施加第一电平的读取电压；以及

读取电路，所述读取电路被配置为通过每当所述第一电平的读取电压被施加到所述多条目标字线中的每一条时感测所述位线，来获得与所述目标字线联接的目标存储器单元的第一感测值。

2.根据权利要求1所述的非易失性存储器装置，其中，所述读取电路被配置为将所述第一感测值存储在储存电路中。

3.根据权利要求1所述的非易失性存储器装置，其中，所述读取电路包括预充电电路，所述预充电电路被配置为每当所述读取电压被施加到所述多条目标字线中的每一条时对所述位线进行预充电。

4.根据权利要求1所述的非易失性存储器装置，

其中，所述目标存储器单元通过基于依次施加到所述多条目标字线的读取电压而导通或截止来改变所述位线的电压，并且

其中，所述读取电路通过感测所述位线的电压来获得所述第一感测值。

5.根据权利要求1所述的非易失性存储器装置，其中，所述解码器在向所述多条目标字线中的每一条施加所述读取电压的同时，向未被施加所述读取电压的多条字线同时施加电平比所述第一电平高的通过电压。

6.根据权利要求1所述的非易失性存储器装置，其中，所述多读取命令包括所述目标字线的地址。

7.根据权利要求2所述的非易失性存储器装置，

其中，所述解码器基于所述多读取命令，在施加所述第一电平的读取电压之后向所述多条目标字线依次施加第二电平的读取电压，并且

其中，所述读取电路通过每当所述第二电平的读取电压被施加到所述多条目标字线中的每一条时感测所述位线，来获得所述目标存储器单元的第二感测值，并将所述第二感测值存储在所述储存电路中。

8.根据权利要求7所述的非易失性存储器装置，该非易失性存储器装置还包括：

数据输出电路，所述数据输出电路被配置为基于多个所述目标存储器单元中的每一个的至少一个感测值来确定多个所述目标存储器单元中的每一个的读取数据位，并且将所述目标存储器单元的读取数据位输出到所述非易失性存储器装置的外部。

9.根据权利要求1所述的非易失性存储器装置，该非易失性存储器装置还包括：

控制电路，所述控制电路被配置为响应于所述多读取命令而设置所述读取电压的第一电平，并将所述读取电压提供到所述解码器，

其中，所述控制电路在所述解码器将所述读取电压依次施加到所述多条目标字线的同时保持所述第一电平的设置。

10.一种存储器系统，该存储器系统包括：

非易失性存储器装置；以及

控制器，所述控制器被配置为向所述非易失性存储器装置传输多读取命令，

所述非易失性存储器装置包括：

多个存储器单元，所述多个存储器单元联接到单条位线，其中，所述多个存储器单元分别联接至不同的字线，并且所述多个存储器单元中的每一个联接至所述字线中的对应的单条字线；

解码器，所述解码器被配置为基于对多条目标字线进行读取-访问的所述多读取命令，通过从所述字线当中依次选择目标字线来施加第一电平的读取电压；以及

读取电路，所述读取电路被配置为通过每当所述第一电平的读取电压被施加到所述多条目标字线中的每一条时感测所述位线，来获得与所述目标字线联接的目标存储器单元的第一感测值。

11.根据权利要求10所述的存储器系统，其中，所述控制器在接收到来自主机装置的顺序读取请求之后传输所述多读取命令。