[发明专利]存储器及其写辅助电路

权利要求书

1.一种存储器的写辅助电路，其特征在于，包括：

电位下拉电路，与存储器写位线的预充电信号端耦接，适于在触发所述存储器执行写操作之前，通过所包含的电容，执行两次以上的电位拉低操作，将所述预充电信号端的电位拉低至预设负值电位；

所述电位下拉电路，包括：开关子电路、电位下拉子电路及电位上拉子电路，其中：

所述开关子电路，输入端分别与所述电位下拉子电路及电位上拉子电路耦接，输出端与所述预充电信号端耦接，控制端与第一控制信号输出端耦接，适于基于第一控制信号，控制所述电位下拉子电路与所述预充电信号端之间连接的通断；

所述电位下拉子电路，输入端与驱动电压信号输出端耦接，输出端与所述开关子电路及电位上拉子电路耦接，适于在所述电位下拉子电路与所述预充电信号端连接时，通过所包含的电容，对所述预充电信号端的电位执行电位拉低操作；

所述电位上拉子电路，输入端与所述电位下拉子电路的输出端耦接，输出端接地，控制端与第二控制信号输出端耦接，适于在所述电位下拉子电路与所述预充电信号端的连接断开时，基于第二控制信号，对所述电位下拉子电路输出端的电位执行电位上拉操作；

所述开关子电路，适于在所述第一控制信号处于上升沿期间，控制所述电位下拉子电路与所述预充电信号端之间保持连接，在所述第一控制信号处于下降沿期间，控制所述电位下拉子电路与所述预充电信号端之间断开连接；自所述写辅助电路工作的起始时刻起，至触发所述存储器执行写操作时止，所述第一控制信号处于上升沿的次数大于或等于两次。

2.如权利要求1所述的存储器的写辅助电路，其特征在于，所述第一控制信号、驱动电压信号及所述第二控制信号均为周期性数字信号。

3.如权利要求2所述的存储器的写辅助电路，其特征在于，所述开关自电路，包括：第一MOS管。

4.如权利要求2所述的存储器的写辅助电路，其特征在于，所述电位下拉子电路，适于在所述驱动电压信号处于下降沿期间，对所述预充电信号端的电位执行电位拉低操作。

5.如权利要求4所述的存储器的写辅助电路，其特征在于，所述电位下拉子电路，包括：

与所述驱动电压信号输出端耦接的第一反相器；

与所述第一反相器耦接的第二反相器；

与所述第二反相器耦接的电容。

6.如权利要求2所述的存储器的写辅助电路，其特征在于，所述电位上拉子电路，适于在所述第二控制信号处于下降沿期间，对所述电位下拉子电路输出端的电位执行电位上拉操作。

7.如权利要求6所述的存储器的写辅助电路，其特征在于，所述电位上拉子电路包括：第二MOS管。

8.如权利要求2所述的存储器的写辅助电路，其特征在于，还包括：

开关电路，适于触发所述电位下拉电路的开始工作或结束工作。

9.如权利要求8所述的存储器的写辅助电路，其特征在于，所述开关电路包括：

第三MOS管，所述第三MOS管的栅极与第三控制信号输出端耦接，漏极与所述电位下拉电路的输出端耦接，源极接地。

10.如权利要求9所述的存储器的写辅助电路，其特征在于，还包括：

信号发生电路，输入端与位线信号输出端耦接，输入端分别与所述第一控制信号输出端、驱动电压信号输出端、第二控制信号输出端及第三控制信号输出端耦接，适于基于位线信号产生所述第一控制信号、驱动电压信号、第二控制信号及第三控制信号。

11.如权利要求1至10任一项所述的存储器的写辅助电路，其特征在于，所述存储器为双端口存储器。

12.如权利要求11所述的存储器的写辅助电路，其特征在于，所述电位下拉电路，适于在所述存储器读操作的起始时刻起，至触发所述存储器执行写操作之前，对所述预充电信号端的电位执行两次以上的电位拉低操作。

13.一种存储器，其特征在于，包括1至12任一项所述的存储器的写辅助电路。