[发明专利]一种基于自测试的1553总线接口电路快速筛选系统及方法

权利要求书

1.一种基于自测试的1553总线接口电路快速筛选系统，其特征在于包括：一次供电模块、二次供电模块、主控处理器、I/O输入模块、I/O输出模块、逻辑解码模块、VGA控制器以及结果显示模块；

一次供电模块接收外部输入的DC+5V，为其他模块供电；

二次供电模块的输入为一次供电模块的输出，经隔离输出至被测电路，为被测电路供电，二次供电模块的输出可控，实现对被测电路的上/下电控制；

I/O输入模块是主控处理器的用户接口，将用户的动作转化为机器输入，送给主控处理器；

I/O输出模块驱动结果显示模块对主控处理器输出的结果进行显示；

VGA控制器作为主控处理器和显示器之间的接口电路，完成TFT显示到VGA显示的转换，将主控处理器输出的结果在显示器上进行显示；

逻辑解码接收主控处理器发送的上/下电指令，将指令解析后，提供给二次供电模块，进而实现对被测电路的上/下电控制；

逻辑解码接收主控处理器发送的寄存器访问指令，将指令解析后，提供给被测电路，进而实现对被测电路内部寄存器的访问；

逻辑解码接收主控处理器发送的结果显示指令，将指令解析后，提供给VGA控制器，进而将测试结果显示在通用显示器上。

2.根据权利要求1所述的一种基于自测试的1553总线接口电路快速筛选系统，其特征在于：被测电路为MINI-ACE系列1553总线接口电路。

3.根据权利要求1所述的一种基于自测试的1553总线接口电路快速筛选系统，其特征在于：结果显示模块对主控处理器输出的结果进行显示采用类LED方式，显示器采用标准VGA接口。

4.根据权利要求1所述的一种基于自测试的1553总线接口电路快速筛选系统，其特征在于：所述被测电路中包括启动/复位寄存器，地址0x03，另一个是BIT测试状态寄存器，地址0x1C。

5.根据权利要求4所述的一种基于自测试的1553总线接口电路快速筛选系统，其特征在于：所述启动/复位寄存器的位定义为：

BIT	DESCRIPTION
15(MSB)	RESERVED
14	RESERVED
13	RESERVED
12	RESERVED
11	CLEAR RT HALT
10	CLEAR SELF-TEST REGISTER|
9	INITIATE RAM SELF-TEST
8	RESERVED
7	INITIATE PROTOCOL SELF-TEST
6	BC/MT Stop-ON-MESSAGE
5	BC Stop-ON-FRAME
4	TIME TAG TEST CLOCK
3	TIME TAG RESET
2	INTERRUPT RESET
1	BC/MT START
O(LSB)	RESET

，

其中，

CLEAR SELF-TEST REGISTER：对该位写“1”将会清除BIT测试状态寄存器的值，清为默认值“0x0000”；

INITIATE RAM SELF-TEST：对该位写“1”将会启动被测电路内部4K X16RAM的自测试；

INITIATE PROTOCOL SELF-TEST：对该位写“1”将会启动被测电路内部协议的自测试。