[发明专利]一种实现数据同步的装置和方法

说明书

本发明公开了一种实现数据同步的装置和方法，其中，所述装置包括：多射频芯片间同步电路，和/或，单芯片内多通道同步电路；其中，所述多射频芯片间同步电路，用于实现多个射频芯片间的工作时钟同步；所述单芯片内多通道同步电路，用于实现单芯片内多个通道的数据同步。本发明能够满足数据同步输入输出的要求，保证数据传递速度一致。

技术领域

本发明涉及数据同步技术，尤指一种实现数据同步的装置和方法。

背景技术

在5G大规模多输入多输出massive MIMO天线的应用场景下，要求在使用多个射频芯片的系统中对各射频芯片做同步处理，保证芯片同时接收和输出射频信号；并且在同一射频芯片的多通道间也需要做同步处理，5G制式下要求各通道之间的延迟差20ns，保证各通道在满足建立保持时间的情况下同步接收和输出数据。

发明内容

为了解决上述技术问题，本发明提供了一种实现数据同步的装置和方法，能够满足数据同步输入输出的要求，保证数据传递速度一致。

为了达到本发明目的，本发明提供了一种实现数据同步的装置，包括：

多射频芯片间同步电路，和/或，单芯片内多通道同步电路；

其中，所述多射频芯片间同步电路，用于实现多个射频芯片间的工作时钟同步；

所述单芯片内多通道同步电路，用于实现单芯片内多个通道的数据同步。

作为一种实现方式，所述多射频芯片间同步电路，包括：

锁相环电路，用于接收参考时钟信号，以及输出频率是所述参考时钟信号频率n倍的高频信号，n大于或等于2；

分频器电路，用于对锁相环电路输出的高频信号分频，得到芯片所需频率的工作时钟信号；

相位差计算电路，用于比较所述参考时钟信号和所述工作时钟信号的延时差；

相位同步控制电路，用于将所述延迟差与预设延迟阈值比较，若延迟差大于所述预设延迟阈值，控制锁相环电路调整输出的高频信号相位。

作为一种实现方式，所述相位差计算电路，用于比较所述参考时钟信号和所述工作时钟信号的延时差，包括：

采用所述锁相环电路输出的高频信号采样所述参考时钟信号和所述工作时钟信号的相位差，得到参考时钟沿与工作时钟沿之间的最小差值后，将这一差值乘以用于采样的所述高频信号的时钟周期即得到所述参考时钟信号和所述工作时钟信号的延时差。

作为一种实现方式，所述单芯片内多通道同步电路针对每个通道设置：

第一同步单元，用于通过第一同步信号使多个通道抽取的数据保持一致；

第二同步单元，用于在数据从第一同步单元传输到第二同步单元时，使各通道同时读取数据；

第三同步单元，用于在数据从第二同步单元传输到第三同步单元时，使各通道同时读取数据。

作为一种实现方式，所述第二同步单元、第三同步单元，用于使各通道同时读取数据，包括：

将数据写入双端口随机存储器RAM中，通过第二同步信号使各通道在同一时刻读取所述RAM中的数据。

本发明实施例还提供了一种实现数据同步的方法，包括：

实现多个射频芯片间的工作时钟同步；和/或

实现单芯片内多个通道的数据同步。

作为一种实现方式，所述实现多个射频芯片间的工作时钟同步，包括：

接收参考时钟信号，以及输出频率是所述参考时钟信号频率n倍的高频信号，n大于或等于2；