[发明专利]光电集成器件及其制备方法

权利要求书

1.一种光电集成器件的制备方法，其特征在于，包括：

选取衬底；

在所述衬底上生长p掺杂Ge埋层；

在所述p掺杂Ge埋层上依次生长第一本征Ge层、本征GeSn层和第二本征Ge层；

在所述第二本征Ge层上依次生长n掺杂Ge层、n掺杂Si层和保护层；

刻蚀第一指定区域的所述保护层、所述n掺杂Si层、所述n掺杂Ge层和所述第二本征Ge层，形成LED及探测器的负电极区域；

刻蚀第二指定区域的所述本征GeSn层和所述第一本征Ge层，形成LED和探测器的正电极区域、锥形波导及所述锥形波导两侧的隔离沟槽；

在所述隔离沟槽中生长隔离层并刻蚀所述隔离层；

在所述锥形波导上生长覆盖层；

在所述覆盖层的表面以及所述覆盖层和所述锥形波导的侧面生长压应力氮化硅膜；

在所述探测器的正负电极区域的表面和所述探测器的负电极区域的侧面生长张应力氮化硅膜；

在所述LED的正负电极区域和所述张应力氮化硅膜上生长金属并刻蚀形成金属电极，最终制备出所述光电集成器件。

2.如权利要求1所述的方法，其特征在于，在所述p掺杂Ge埋层上依次生长第一本征Ge层、本征GeSn层和第二本征Ge层，包括：

在275℃～325℃温度下，利用CVD工艺在所述p掺杂Ge埋层上生长厚度为40～50nm的第一本征Ge层；

在350℃温度下，利用减压CVD工艺在所述第一本征Ge层上生长厚度为250nm的本征GeSn层；其中，所述本征GeSn层中Sn组份的含量为8％；

在275℃～325℃温度下，利用CVD工艺在所述本征GeSn层上生长厚度为40～50nm的第二本征Ge层。

3.如权利要求1所述的方法，其特征在于，在所述第二本征Ge层上依次生长n掺杂Ge层、n掺杂Si层和保护层，包括：

在160℃温度下，利用CVD工艺在所述第二本征Ge层上生长厚度为100nm、掺杂浓度为3×10¹⁹cm^-3的n掺杂Ge层；

在275℃～325℃温度下，利用CVD工艺在所述n掺杂Ge层上生长厚度为100nm、掺杂浓度为10²⁰cm^-3的n掺杂Si层；

利用LPCVD工艺在所述n掺杂Si层上生长厚度为10nm的SiO₂保护层。

4.如权利要求1所述的方法，其特征在于，刻蚀第一指定区域的所述保护层、所述n掺杂Si层、所述n掺杂Ge层和所述第二本征Ge层分别形成LED及探测器的负电极区域，包括：

利用干法刻蚀工艺，采用HF刻蚀第一指定区域的所述保护层和所述n掺杂Si层；

利用干法刻蚀工艺，采用浓度比为1：2.5：10的HF：HNO₃：CH₃COOH，继续刻蚀第一指定区域的所述n掺杂Ge层和所述所述第二本征Ge层分别形成LED及探测器的负电极区域。

5.如权利要求1所述的方法，其特征在于，刻蚀第二指定区域的所述本征GeSn层和所述第一本征Ge层分别形成LED和探测器的正电极区域、锥形波导及所述锥形波导两侧的隔离沟槽，包括：

利用干法刻蚀工艺，采用浓度比为1：2.5：10的HF：HNO₃：CH₃COOH，刻蚀第二指定区域的所述本征GeSn层和所述第一本征Ge层，直至刻蚀至所述p掺杂Ge埋层表面，分别形成LED和探测器的正电极区域、锥形波导及所述锥形波导两侧的隔离沟槽。

6.如权利要求1所述的方法，其特征在于，在所述覆盖层的表面以及所述覆盖层和所述锥形波导的侧面生长压应力氮化硅膜，包括：

在400℃～450℃温度下，利用PECVD工艺，采用250mTorr的反应压强、200W的反应功率、硅烷与氨气流量比为2的反应气体，在所述覆盖层的表面以及所述覆盖层和所述锥形波导的侧面生长厚度为10～20nm的压应力氮化硅膜。