[发明专利]内埋元件封装结构及其制造方法在审

申请号：	201811560410.6	申请日：	2018-12-20
公开（公告）号：	CN111048427A	公开（公告）日：	2020-04-21
发明（设计）人：	陈建泛;王建皓	申请（专利权）人：	日月旸电子股份有限公司
主分类号：	H01L21/60	分类号：	H01L21/60;H01L23/522
代理公司：	上海专利商标事务所有限公司 31100	代理人：	徐伟
地址：	中国台湾高雄市楠梓区***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	元件封装结构及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

一种内埋元件封装结构的制造方法，包括下列步骤。提供一载板，并形成一半固化的第一介电层于载板上，半固化的第一介电层具有一第一表面。提供一元件于半固化的第一介电层上，且分别自元件的上方及下方提供一热源以固化第一介电层。形成一第二介电层于第一介电层上，以覆盖元件。形成一图案化线路层于第二介电层上，图案化线路层与元件电性连接。

技术领域

本发明是有关于一种元件封装结构及其制造方法，且特别是有关于一种内埋元件封装结构及其制造方法。

背景技术

在系统级封装结构中，将半导体芯片埋入封装基板中的内埋元件技术(Semiconductor Embedded in SUBstrate)，简称SESUB，因为具有降低封装基板产品受到噪声干扰及产品尺寸减小的优点，近年来已成为本领域制造商的研发重点。为了提高生产的良率，内埋元件必须固定在封装基板内，以利于后续制作的图案化导电线路能与内埋元件电性连接。因此，如何提高内埋元件固晶及封装制程的可靠度，使内埋元件不易脱落，乃业界亟欲解决的课题。

发明内容

本发明系有关于一种内埋元件封装结构及其制造方法，可提高封装制程的可靠度。

根据本发明的一方面，提出一种内埋元件封装结构的制造方法，包括下列步骤。提供一载板，并形成一半固化的第一介电层于载板上，半固化的第一介电层具有一第一表面。提供一元件于半固化的第一介电层上，且分别自元件的上方及下方提供一热源以固化第一介电层。形成一第二介电层于第一介电层上，以覆盖元件。形成一图案化线路层于第二介电层上，图案化线路层与元件电性连接。

根据本发明的一方面，提出一种内埋元件封装结构。内埋元件封装结构包括一第一介电层、一元件、一第二介电层以及一图案化线路层。第一介电层具有一第一表面。元件设置于第一介电层上，其中第一介电层包覆元件周围的一侧面，第一介电层相对于第一表面具有一包覆高度，包覆高度大于3微米。第二介电层设置于第一介电层上且覆盖元件。图案化线路层设置于第二介电层上，图案化线路层与元件电性连接。

根据本发明的一方面，提出一种内埋元件封装结构。内埋元件封装结构包括一第一介电层、一元件、一第二介电层以及一图案化线路层。第一介电层具有一第一表面。元件设置于第一介电层上，其中元件的底面低于第一表面。第二介电层设置于第一介电层上且覆盖元件。图案化线路层设置于第二介电层上，图案化线路层与元件电性连接。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下：

附图说明

图1及2绘示内埋元件封装结构的制造方法的示意图。

图3绘示依照本发明一实施例的内埋元件封装结构的示意图及局部放大图。

图4至8绘示依照本发明一实施例的内埋元件封装结构的制造方法的示意图。

图9绘示形成一图案化线路层于一载板上的示意图。

图10A及10B绘示形成另一图案化线路层于一载板上的示意图。

图11绘示依照本发明另一实施例的内埋元件封装结构的示意图。

符号说明

100：载板

110：第一介电层