[发明专利]一种改善PCB板上信号线间串扰测量的设计方法和系统

说明书

本申请公开了一种改善PCB板上信号线间串扰测量的设计方法和系统，该方法首先确定PCB板上两信号线间的有效耦合串扰长度；然后根据有效耦合串扰长度，延长两信号线中未端接终端的走线长度，使得两信号线间的信号传输延迟时间≥1ns，从而能够有效避免PCB板各信号走线终端处的信号反射对串扰波形的影响，进而提高串扰波形测试的准确性和测量精度。本申请中的系统包括4端口VNA设备以及与4端口VNA设备连接的PCB板。通过该系统，能够提高串扰波形测试的准确性和测量精度，减小测试难度，提高测试效率，还能够节省PCB板的空间，从而提高PCB板的空间利用率。

技术领域

本申请涉及PCB设计技术领域，特别是涉及一种改善PCB板上信号线间串扰测量的设计方法和系统。

背景技术

随着高速接口速率的提升，在服务器产品设计开发时，设计人员通常从信号插入损耗、阻抗反射以及信号间串扰三方面去改善高速信号在长距离传输时的质量，而对高速信号质量的评估，通常是结合前期信号仿真模拟和后期板卡打样实测去管控。

其中，对信号间串扰进行测量时，由于PCB板材本身结构组合的因素，其内部在树脂处的DK(Dielectric Constant，材料的介电常数)值和在玻璃布处的DK值并不相同。考虑到PCB板内树脂和玻璃布DK差异的影响，通常提前打些耦合线串扰测试Coupon(即：耦合线间的间距)，然后再测量实际的线间耦合串扰幅度。在服务器产品设计开发时，进行信号线间耦合串扰幅值的测量是个重要问题。

目前测量信号线间耦合串扰幅值的方法，通常有两种：第一种是采用8端口VNA设备进行测量，如图1和图2所示。图1为采用8端口VNA设备测量耦合线间串扰的拓扑结构示意图，图2为采用8端口VNA设备测量耦合线间串扰时PCB板上走线端口处的探头结构示意图。由图1可知，这种测量方法不需要考虑PCB板上layout的设计要求，只需要将PCB板上各走线端口用线缆和8端口VNA设备进行互连，即可快速读取耦合线间的频域串扰幅度。第二种是采用普通4端口VNA设备进行测量，如图3和图4所示，图3为采用普通4端口VNA设备测量耦合线间串扰的拓扑结构示意图，图4为用8端口VNA设备和普通用4端口VNA设备测量耦合线间串扰频域波形对比示意图。由图3可知，这种测量方法中PCB板上四个走线端口之间互不端接，每个端口连接一个信号线，构成两对差分线对，测量时将PCB板上各端口分别与普通4端口VNA设备连接，即可测量得出耦合线间的频域串扰幅度。

然而，第一种测试方法中，由于采用8端口VNA设备进行测量，后期搭建测试环境时，会使用较多的线缆，因此这种测量方法使得测试操作较复杂，不利于提高测试效率。而且，由图2可知，这种测试方法中PCB板上探头封装尺寸较大，会增大PCB板layout设计尺寸，不利于节省PCB板的空间。第二种测量方法中，虽然测量端口较少，测试操作较简单，但是采用普通4端口VNA测试时，由图4可知，采用普通4端口VNA测试时，其串扰频域波形会因为信号走线终端反射的影响，导致串扰波形在频域段来回振荡，从而影响相邻端口处两信号线之间的串扰波形幅度，进而影响测试结果的准确性。

发明内容

本申请提供了一种改善PCB板上信号线间串扰测量的设计方法和系统，以解决现有技术中对信号线间串扰测量效率较低以及测量结果的准确性不够高的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

一种改善PCB板上信号线间串扰测量的设计方法，应用于4端口VNA设备，所述设计方法包括：

确定PCB板上两信号线间的有效耦合串扰长度，所述两信号线构成一组差分线对；

根据所述有效耦合串扰长度，延长所述两信号线中未端接终端的走线长度，使得所述两信号线间的信号传输延迟时间≥1ns。

可选地，根据所述有效耦合串扰长度，延长所述两信号线中未端接终端的走线长度，使得所述两信号线间的信号传输延迟时间≥1ns的方法，包括：