[发明专利]一种基于FPGA的模块化UPS的逻辑处理系统在审
| 申请号： | 201811552779.2 | 申请日： | 2018-12-19 |
| 公开（公告）号： | CN109709845A | 公开（公告）日： | 2019-05-03 |
| 发明（设计）人： | 黄匹静;王海建;张作霖 | 申请（专利权）人： | 深圳市艾普诺电子有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 深圳市创富知识产权代理有限公司 44367 | 代理人： | 曾敬 |
| 地址： | 518000 广东省深圳市龙*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 模块化UPS 逻辑处理 反馈指令信号 电性连接 数字信号处理 工作效率 速度减慢 指令输出 指令信号 满负载 总线 输出 分配 | ||
1.一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，包括：模块化UPS和CAN总线，所述CAN总线用于分配所述模块化UPS输出的指令信号并反馈指令信号至所述模块化UPS；
其中，所述模块化UPS包括：用于数字信号处理与指令输出的DSP模块，与所述DSP模块通过SPI通讯总线电性连接的FPGA模块和与所述FPGA模块电性连接并用于接收与反馈指令信号的CAN收发芯片。
2.如权利要求1所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述CAN收发芯片设置有CAN-H输出端和CAN-L输出端，所述CAN-H输出端和所述CAN-L输出端与所述CAN总线电性连接。
3.如权利要求2所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述CAN-H输出端输出与反馈高电平信号，所述CAN-L输出端输出与反馈低电平信号。
4.如权利要求1所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述模块化UPS的数量为多个，多个所述模块化UPS的并机信号协议相同。
5.如权利要求1所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述FPGA模块和所述DSP模块在数量上与所述模块化UPS相匹配，所述FPGA模块采用Verilog语言编辑。
6.如权利要求1所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述FPGA模块的输出端指定到所述CAN收发芯片的输入端，所述CAN收发芯片的反馈端指定到所述FPGA模块的接收端。
7.如权利要求1所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，所述FPGA模块设置有用于对其进行程序编辑的EPROM编程器。
8.如权利要求1至7任意一项所述的一种基于FPGA的模块化UPS的逻辑处理系统，其特征在于，多个所述模块化UPS的指令信号标志位相同，所述CAN总线以线与的逻辑关系进行指令信号处理。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市艾普诺电子有限公司，未经深圳市艾普诺电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811552779.2/1.html，转载请声明来源钻瓜专利网。
