[发明专利]频分多址与时分多址混合体制的指令图像传输系统及方法

权利要求书

1.频分多址与时分多址混合体制的指令图像无线传输系统，其特征在于，包括上行信号处理模块、上行射频模块、下行信号处理模块和下行射频模块；

上行信号处理模块对指令数据进行组帧、信道编码、调制和上变频处理形成一路上行发射信号并发送至上行射频模块的发射通道；上行信号处理模块还接收上行射频模块的接收通道发送的若干路下行发射信号，经下变频、解调、信道解码、解帧和图像解压缩完成若干路并行图像显示；

上行射频模块的发射通道接收上行信号处理模块发送的一路上行发射信号，进行滤波和放大后发送给下行射频模块的接收通道；上行射频模块的接收通道接收下行射频模块的发射通道发送的若干路下行发射信号并发送给上行信号处理模块；

下行信号处理模块对若干路图像数据进行图像压缩编码、组帧、信道编码、调制和上变频处理形成若干路下行发射信号并发送至下行射频模块的发射通道；下行信号处理模块还接收下行射频模块的接收通道发送的一路上行信号，并进行下变频、解调、信道解码、解帧和协议解析处理得到指令数据；

下行射频模块的发射通道接收下行信号处理模块发送的若干路下行发射信号，进行滤波和放大后发送给上行射频模块的接收通道；下行射频模块的接收通道接收上行射频模块的发射通道发送的一路上行发射信号并发送给下行信号处理模块；

上行信号处理模块和下行信号处理模块均采用AD9361+FPGA+DSP架构；

若干路下行发射信号为4路并行PAL制灰度图像信号；

上行信号处理模块采用4片AD9361芯片进行输入输出信号收发，2片K7系列的FPGA和4片DSP进行信号处理运算；

下行信号处理模块采用1片AD9361芯片进行输入输出信号收发，1片A7系列的FPGA和1片DSP进行信号处理运算；

上行信号处理模块和下行信号处理模块采用J30-21ZKP、J30-15ZKP、J30-9ZKP和SMP-JHD接插件；上行射频模块和下行射频模块采用J30-9ZKP和SMA-KFB2接插件。

2.根据权利要求1所述的频分多址与时分多址混合体制的指令图像无线传输系统，其特征在于，上行信号处理模块和下行信号处理模块与外部接口是一路异步RS422通信接口。

3.频分多址与时分多址混合体制的指令图像无线传输方法，其特征在于，基于权利要求1所述的系统，上行采用时分多址体制传输指令数据，下行采用频分多址体制传输图像数据；

上行传输一路指令数据，下行并行传输四路图像数据；

上行信号传输过程具体为：上行信号处理模块对指令数据进行组帧、信道编码、调制和上变频处理形成一路上行发射信号并发送至上行射频模块的发射通道；上行射频模块的发射通道接收上行信号处理模块发送的一路上行发射信号并进行滤波和放大，然后经下行射频模块的接收通道接收并发送至下行信号处理模块，下行信号处理模块对接收的一路上行发射信号进行下变频、解调、信道解码、解帧和协议解析处理获得指令数据；

下行信号传输过程具体为：下行信号处理模块对若干路图像数据进行图像压缩编码、组帧、信道编码、调制和上变频处理形成若干路下行发射信号并发送至下行射频模块的发射通道；下行射频模块的发射通道接收下行信号处理模块发送的若干路下行发射信号并进行滤波和放大，然后经上行射频模块的接收通道接收并发送至上行信号处理模块；上行信号处理模块对接收到的若干路下行发射信号经下变频、解调、信道解码、解帧和图像解压缩完成若干路并行图像显示。