[发明专利]延迟控制电路

说明书

一种延迟控制电路包括：第一步进延迟单元，包括第一开关和第一电容器，第一开关的第一端连接到第一节点，第一电容器连接到第一开关的第二端；第二步进延迟单元，包括第二开关和第二电容器，第二开关的第一端连接到第二节点，第二电容器连接到第二开关的第二端；以及第一反相器，被配置为将第一步进延迟单元的输出耦接到第二步进延迟单元的输入，其中，第一开关和第二开关通过相同的控制信号接通和断开。

相关申请的交叉引用

本申请要求于2017年12月19日向韩国知识产权局提交的韩国专利申请No.10-2017-0174953的优先权，该申请的公开通过引用而全文合并于此。

技术领域

本文提供的示例实施例涉及一种延迟控制电路，更具体地，涉及一种其中对工艺、电压和温度(PVT)变化的灵敏度低并且保持占空比的延迟控制电路。

背景技术

时钟的精确度在数字系统的许多领域中都是非常重要的。特别是，需要对从外部接收的时钟和内部时钟进行同步。而且，数字系统的性能可能受对占空比进行控制的准确程度的影响。然而，由于量化误差会因数字系统的特性而发生，因此时钟准确度的改善变得越来越困难。

延迟线可以用于使从外部接收的时钟与内部时钟同步。从外部接收的时钟通过延迟线，并且具有预定的延迟时间。延迟线可以改变驱动强度或者改变驱动级所见的输出电容，以生成延迟时间。具体地，可以通过改变通过延迟线的信号的斜率来调节延迟时间。

然而，当由于外部因素而发生PVT变化时，延迟线电路可能会产生延迟误差。随着延迟线生成的延迟时间变长，延迟误差可能呈指数增加。另外，当信号在偏斜角(skewedcorner)处通过延迟线时，占空比可能改变。在一些技术中，偏斜角与耦接在电路中的NMOS和PMOS器件相关联。

发明内容

一个或多个示例实施例提供了对PVT变化具有低灵敏度的延迟控制电路。

此外，一个或多个示例实施例提供了一种延迟控制电路，其中在通过延迟控制电路之前和之后保持信号的占空比。

根据示例实施例的一方面，提供了一种延迟控制电路，包括：第一步进延迟单元，包括第一开关和第一电容器，第一开关的第一端连接到第一节点，第一电容器连接到第一开关的第二端；第二步进延迟单元，包括第二开关和第二电容器，第二开关的第一端连接到第二节点，第二电容器连接到第二开关的第二端；以及反相器，被配置为将第一步进延迟单元的输出耦接到第二步进延迟单元的输入，其中，第一开关和第二开关通过控制信号接通和断开。

根据另一示例实施例的一方面，提供了一种延迟控制电路，包括：第一步进延迟单元，被配置为接收第一信号并且包括第一节点；第二步进延迟单元，被配置为提供第二信号并且包括第二节点；控制信号输入，被配置为接收控制信号，其中，控制信号输入耦接到第一步进延迟单元和第二步进延迟单元；以及第一反相器，被配置为从第一步进延迟单元接收第三信号并向第二步进延迟单元输出第四信号，其中，当第一信号被使能并且控制信号指示最小延迟值时，第一节点的第一电压电平以第一斜率减小，并且第二节点的第二电压电平以第二斜率增加。

根据示例实施例的一方面，提供了一种延迟控制电路，被配置为接收第一信号作为输入并使所述第一信号延迟，延迟控制电路包括：k个步进延迟单元，包括第一步进延迟单元和第二步进延迟单元，其中，k是大于零的偶数；第一反相器，设置在第一步进延迟单元与第二步进延迟单元之间；以及第二反相器，耦接到第二步进延迟单元的输出，其中，第一步进延迟单元被配置为响应于第一信号而提供第二信号，第一反相器被配置为响应于第二信号而提供第三信号，第二步进延迟单元被配置为响应于第三信号而提供第四信号，第二反相器被配置为响应于第四信号而提供第五信号，第二信号的第二占空比大于第一信号的第一占空比，第五信号的第三占空比小于第二占空比，并且第三占空比与第一占空比匹配。

本发明构思的方面不限于上面提到的那些方面，并且本领域技术人员根据以下描述可以清楚地理解未提及的其它方面。