[发明专利]嵌入式存储器的单元边界结构、集成电路及其形成方法

权利要求书

1.一种用于形成集成电路(IC)的方法，所述方法包括：

提供包括逻辑区和存储区的半导体衬底；

在所述逻辑区上形成下焊盘层和上焊盘层；

在所述逻辑区和所述存储区之间形成伪结构，并限定所述伪结构的面向所述逻辑区的伪侧壁；

形成边界侧壁间隔件以覆盖所述伪结构，并至少部分地限定所述边界侧壁间隔件的面向所述逻辑区的边界侧壁；

在所述边界侧壁间隔件的顶面上形成保护介质层；

去除逻辑区中的所述下焊盘层和所述上焊盘层，其中，同时去除所述保护介质层；以及

在所述逻辑区上形成逻辑器件结构，

其中，所述方法还包括：

使用上焊盘层作为掩模，用所述半导体衬底的顶面形成前体氧化物层并降低半导体衬底的所述存储区的所述顶面的高度；和

去除所述前体氧化物层的上部以用所述前体氧化物层形成存储介电层。

2.根据权利要求1所述的方法，其中，通过热处理形成所述保护介质层，使得所述边界侧壁间隔件的最上部分形成所述保护介质层。

3.根据权利要求1所述的方法，其中，通过形成和图案化多层膜来形成所述伪结构，以在所述存储区上形成存储单元结构并在隔离结构上形成所述伪结构。

4.根据权利要求3所述的方法，其中，所述边界侧壁间隔件和所述隔离结构的上部共同限定面向所述逻辑区的所述边界侧壁，其中，所述边界侧壁是倾斜的，且其中，由所述边界侧壁间隔件限定的所述边界侧壁的部分与由所述隔离结构限定的所述边界侧壁的部分是连续的。

5.根据权利要求3所述的方法，进一步包括：

执行平坦化工艺以形成所述隔离结构的平坦顶面。

6.根据权利要求3所述的方法，其中，形成所述存储单元结构和所述边界侧壁间隔件包括：

图案化多层膜以在所述存储区上形成所述存储单元结构；

形成伪覆盖层以覆盖所述存储单元结构和所述多层膜的剩余部分；

对所述多层膜和所述伪覆盖层进行第一次蚀刻，以从所述逻辑区中去除所述多层膜和所述伪覆盖层，并在所述隔离结构上限定所述伪侧壁；

形成边界侧壁间隔层以覆盖所述伪覆盖层、所述隔离结构和所述逻辑区，并进一步加衬里于所述伪侧壁；以及

对所述边界侧壁间隔层进行第二次蚀刻以去除所述边界侧壁间隔层的水平段，并在伪侧壁上形成所述边界侧壁间隔件。

7.根据权利要求6所述的方法，其中，所述伪覆盖层由多晶硅形成。

8.根据权利要求6所述的方法，其中，形成所述逻辑器件结构包括：

在所述伪覆盖层、所述边界侧壁间隔件和所述逻辑区上方形成共形高k介电层；

在所述共形高k介电层上形成多晶硅层；以及

对所述共形高k介电层和所述多晶硅层进行蚀刻，以形成堆叠在所述逻辑区上的多晶硅栅电极和高k栅极介电层；以及

用金属栅极代替所述多晶硅栅电极。

9.一种集成电路(IC)，所述集成电路包括：

隔离结构，设置在半导体衬底内并分离所述半导体衬底的逻辑区和存储区，所述隔离结构包括介电材料；

存储单元，设置在所述存储区中；

伪控制栅极结构，设置在所述隔离结构上，其中，所述伪控制栅极结构限定面向所述逻辑区并包括多种不同材料的伪侧壁；

边界侧壁间隔件，沿着所述伪控制栅极结构的所述伪侧壁设置在所述隔离结构上，其中，所述边界侧壁间隔件和所述隔离结构的最上部共同限定边界侧壁，其中，所述边界侧壁面向所述逻辑区并朝向所述逻辑区连续向下倾斜；和

逻辑器件，形成在所述逻辑区上，

其中，所述伪侧壁具有通过横向部分连接的上部垂直部分和下部垂直部分，其中，所述上部垂直部分相对于所述下部垂直部分朝向所述存储区凹陷。

10.根据权利要求9所述的集成电路，其中，所述逻辑器件包括堆叠在所述逻辑区上的金属栅电极和高k栅极介电质。