[发明专利]一种具有高隧穿效率的半浮栅晶体管及其制备方法

说明书

本发明属于集成电路器件制造技术领域，具体为一种具有高隧穿效率的半浮栅晶体管及其制备方法。本发明半浮栅晶体管包括：Si衬底；形成于Si衬底中的U型槽；位于Si衬底中的嵌入式隧穿晶体管的源极；与所述嵌入式隧穿晶体管的源极相接触的第一栅极叠层；第二栅极叠层；位于第一栅极叠层和第二栅极叠层两侧的栅极侧墙；以及位于所述栅极侧墙两侧的源区和漏区。本发明采用SiGe作为嵌入式晶体管的源极，以改变嵌入式晶体管的能带结构，降低源极的导带底并提高源极的价带顶；提高源极的价带顶可以使得隧穿晶体管能在更小的漏极电压的条件下实现电子从源极价带向漏极导带的隧穿，从而降低功耗。

技术领域

本发明属于集成电路器件制造技术领域，具体涉及一种具有高隧穿效率的半浮栅晶体管及其制备方法。

背景技术

目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。

随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30%以上。

半浮栅晶体管是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。

从半浮栅晶体管的工作原理我们可以看出，半浮栅晶体管的擦写速度由嵌入式隧穿晶体管的驱动电流决定。因此，如何进一步提高隧穿晶体管的驱动电流成为进一步提高半浮栅晶体管速度或者降低隧穿晶体管漏极电压，降低功耗的关键。

发明内容

本发明的目的在于提供一种具有高隧穿效率、功耗低的半浮栅晶体管及其制备方法。

本发明提供的具有高隧穿效率的半浮栅晶体管，包括：

Si衬底，具有第一掺杂类型；

U型槽，形成于所述Si衬底中；

嵌入式隧穿晶体管的源极，为第一掺杂类型的SiGe，位于所述Si衬底中；

第一栅极叠层，包括第一栅介质层和浮栅，其中，所述第一栅介质层覆盖所述U型槽的表面并部分覆盖所述Si衬底表面，在所述Si衬底表面形成开口，所述浮栅覆盖所述第一栅介质层，在所述开口处与所述嵌入式隧穿晶体管的源极相接触；

第二栅极叠层，包括第二栅介质层和多晶硅层，其中，所述多晶硅层具有第一掺杂类型，所述第二栅介质层覆盖所述浮栅表面和部分所述Si衬底表面，所述多晶硅层覆盖所述第二栅介质层；

栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；以及

源区和漏区，形成于所述Si衬底中，位于所述栅极侧墙两侧。

优选为，所述嵌入式隧穿晶体管的源极中Ge含量呈梯度变化。

优选为，所述浮栅为第一掺杂类型的多晶硅。

优选为，所述第一种掺杂类型为p 型，所述第二种掺杂类型为n 型；或者，所述第一种掺杂类型为n 型，所述第二种掺杂类型为p 型。

优选为，所述源区和漏区为第二掺杂类型的SiC。

本发明提供的具有高隧穿效率的半浮栅晶体管制备方法，包括以下步骤：

提供具有第一掺杂类型的Si衬底；

在所述Si衬底上形成第一绝缘介质层；

刻蚀所述第一绝缘介质层和所述Si衬底形成U型槽；