[发明专利]一种用于NPC三电平拓扑的驱动电路及应用

说明书

本发明公开了一种用于NPC三电平拓扑的驱动电路及应用，包括：依次连接的封波时序保护电路和逻辑互锁电路；所述封波时序保护电路包括逻辑与门，通过所述逻辑与门实现②管的PWM脉冲序列为低电平时，①管的PWM脉冲序列也为低电平，和/或，③管的PWM脉冲序列为低电平时，④管的PWM脉冲序列也为低电平；逻辑互锁电路包括驱动光耦，所述驱动光耦的输入信号为封波时序保护电路输出的PWM脉冲序列；通过所述驱动光耦实现①管和③管的互补导通，和/或，实现②管和④管的互补导通。本发明能够实现控制芯片在上电期间所有脉冲序列均为低电平，互补管满足可靠的逻辑互补关系，在封波时满足关断时序要求，过流关断时避免开关管承受过电压。

技术领域

本发明属于电力电子技术领域，尤其涉及一种用于二极管钳位型NPC(NPC-Neutral Point Clamped)三电平拓扑驱动电路的含有逻辑保护功能的驱动电路及应用。

背景技术

二极管钳位型三电平拓扑如图1所示，其输出有三种电平，即0。参照图1，开关管序号自上而下依次定义为①管、②管、③管和④管。其触发脉冲时序如图2所示，满足①管和③管互补，②管和④管互补；在正弦波正向半周期，②管保持导通，①管和③互补导通，在正弦波负向半周期，③管保持导通，②管和④管互补导通。

采用该拓扑其驱动电路设计有如下要求：控制芯片MCU在上电期间，必须保证所有PWM脉冲序列为低电平；①管和③管，②管和④管其脉冲序列必须保证可靠互补关系；封锁触发脉冲时，须保证先封锁①管和④管，后封锁②管和③管的时序关系，避免开关管承受过电压；在开关管承受过电流时，采用延时关断的措施，避免过电压损坏。

为满足上述逻辑关系要求，须在软件设计时加入上述规则，但由于驱动电路自身存在脉冲延时及开关器件自身寄生参数影响，存在控制失败现象。

发明内容

为了避免控制逻辑失效，本发明公开了一种用于NPC三电平拓扑的、含逻辑保护的驱动电路，可靠避免了开关管因控制逻辑错乱或承受过电压而损坏。

为了实现上述目的，本发明采用如下技术方案：

在一个或多个实施方式中公开的一种用于NPC三电平拓扑的驱动电路，包括：依次连接的封波时序保护电路和逻辑互锁电路；所述封波时序保护电路实现在封波时满足关断时序要求；所述逻辑互锁电路使得互补管满足逻辑互补关系。

进一步地，所述封波时序保护电路包括逻辑与门，通过所述逻辑与门实现②管的PWM脉冲序列为低电平时，①管的PWM脉冲序列也为低电平，和/或，③管的PWM脉冲序列为低电平时，④管的PWM脉冲序列也为低电平；

所述逻辑互锁电路包括驱动光耦，所述驱动光耦的输入信号为封波时序保护电路输出的PWM脉冲序列；通过所述驱动光耦实现①管和③管的互补导通，和/或，实现②管和④管的互补导通。

进一步地，所述封波时序保护电路包括两个逻辑与门，一个逻辑与门的输入分别为①管和②管的触发脉冲，输出为①管的PWM脉冲序列；另外一个逻辑与门的输入分别为③管和④管的触发脉冲，输出为④管的PWM脉冲序列。

进一步地，所述驱动光耦中所含二极管的阳极为封波时序保护电路输出的其中一个开关管的PWM脉冲序列；二极管的阴极输入为与该开关管互补导通的开关管的逻辑电平信号。

进一步地，还包括：上电保护电路，所述上电保护电路包括：在每一个开关管的PWM脉冲序列输出引脚端连接下拉电阻。

进一步地，还包括：过流保护电路，所述过流保护电路检测开关管的导通压降即Vce，如果有过流发生，采用软关断的方式避免过电压发生。

进一步地，所述过流保护电路采用驱动光耦内部的软关断电路来实现。

在一个或多个实施方式中公开的一种NPC三电平拓扑结构，包括上述的用于NPC三电平拓扑的驱动电路。