[发明专利]一种小波分解电路

说明书

本发明公开了一种小波分解电路，包括k个分解单元，第1个分解单元为起始分解单元，第k个分解单元为终止分解单元；所述分解单元包括滤波参数输入端口、数据输入端口、卷积输入端口、数据及参数选择控制信号输入端口、数据寄存输出端口、卷积输出端口和数据及参数选择控制信号输出端口；所述分解单元的数据寄存输出端口、卷积输出端口和数据及参数选择控制信号输出端口分别连接下一个分解单元的数据输入端口、卷积输入端口、数据及参数选择控制信号输入端口。本发明提供的一种小波分解电路，能够放弃冗余部分数据的运算，同时合理安排时序，保证每一步的计算密度基本相同。

技术领域

本发明属于数字电路领域，具体涉及一种小波分解电路。

背景技术

傅立叶变换的基本思想是使用正余弦函数来表示某个函数，从而将一个时域信号映射到频域上，完成对该信号的频域分析。但正余弦函数的周期性导致了傅立叶变换不能很好的体现该信号在时域上的信息。频域的精确导致了时域的模糊，同样，时域的精确也会导致频域的模糊。小波变换，使用基函数的平移和伸缩表示目标信号，能够同时体现信号在时域和频域上的信息，因此渐渐引起重视。

小波变换被普遍应用于数字信号处理和图像处理中。其主要步骤分为两个步骤，即信号的分解和重构。在信号的分解过程中，存在卷积和降采样等的基本操作。两个基本运算的性能决定了小波运算的性能。在小波计算硬件加速器的设计过程中，需要同时考虑电路计算的速度、功耗、面积等因素，并适当安排计算的流程和时序，以期得到最优的效果。

小波变换的重构与分解过程正好相反，将低通和高通数据分别进行升采样，通过对应的高通和低通重构滤波器，将两者进行相加，最终计算出对应结果。整个数据重构的过程，可以理解为将低通和高通的数据，合成新的数据。如果高通和低通的数据量为n，则合成后的数据量为2n。

小波分解的基本流程如图1所示，输入数据x1(n)和x2(n)，对这两个信号进行2倍的升采样，并经过对应低频和高频的重构滤波器，产生新的数据流序列为conv1(n)和conv2(n)，将两者相加，完成第一层的数据重构。第二层的重构方法和第一层相类似，也分为升采样，滤波和相加几个基本步骤。对于不同层次的小波重构，存在一个基本的结构单元，如虚线标识出的区域所示。对该重复单元的优化决定了电路整体的工作性能。

传统的小波分解硬件计算模块遵循算法设计的思路，通过两组不同的卷积电路分别算出高通和低通滤波后的结果，再经过降采样，获得对应的分解值。不合理的卷积电路将会导致的硬件资源的过渡开销，速度的降低。由于存在降采样，前期卷积过程中得到的大量数据被直接抛弃，这就导致了计算的冗余。进行两组不同的卷积计算也导致了电路面积的增大。降采样过程中，会导致计算时间资源的浪费。在多级小波分解的过程中，针对特定位置的数据往往需要进行针对性的滤波设置。如此种种，有必要对小波分解的方法和结构进行调整，完成计算的优化。

发明内容

本发明的目的是提供一种小波分解电路，能够放弃冗余部分数据的运算，同时合理安排时序，保证每一步的计算密度基本相同。

为了实现上述目的，本发明采用如下技术方案：一种小波分解电路，包括k个分解单元，第1个分解单元为起始分解单元，第k个分解单元为终止分解单元；所述分解单元包括滤波参数输入端口、数据输入端口、卷积输入端口、数据及参数选择控制信号输入端口、数据寄存输出端口、卷积输出端口和数据及参数选择控制信号输出端口，且所述第1个分解单元的卷积输入端口的输入数据为0；

所述分解单元的数据寄存输出端口、卷积输出端口和数据及参数选择控制信号输出端口分别连接下一个分解单元的数据输入端口、卷积输入端口、数据及参数选择控制信号输入端口；其中，k为小波基的长度，k为大于等于1的整数。